Болл С.Р. Аналоговые интерфейсы микроконтроллеров (2007), страница 10

Для некоторых процессоров зто означает, что сигнал взапрос ожидания» (чай гейцем) должен удерживаться активным в течение дополнительного цикла шины после установления ВЫСОКОГО уровня на ВОЗУ для гарантированного чтения в конце цикла достоверных данных. 2.7.5. Время освобождения шины ИС МАХ151 характеризуется л~аксимальным временем освобождения саины ((шз ге1)пг)ц)з)з) около 100 нс. Это означает, что МАХ151 может обрашаться к шине данных в пределах 100 нс после того, как на м() устанавливается ВЫСОКИЙ уровень.

Если процессор попытается начать новый цикл немедленно после чтения результата АЦ-преобразования 2. 7. Интерфейс микропроцессора ° 55 МАХ!51, это может привести к конфликту на шине. Типичным примером может послужить процессор 80186, который мультиплексирует шину данных и адреса. Во время старта цикла, шина данных не находится в третьем состоянии, однако процессор устанавливает адрес на шину. Если АЦП МАХ151 до сих пор обращается к шине, это может привести к некорректному защелкиванию адреса шины.

Решение этой проблемы— добавить буфер шины ланных между МАХ151 и процессором. Входы буфера соединяются с выходами шины данных ИС МАХ151, а выходы буфера — с шиной данных процессора. Буфер включается, когда на КО и С8 НИЗКИЕ уровни, и выключается, когда на любом из них есть ВЫСОКИЙ уровень. Хотя МАХ151 будет подавать на вход буфера данные, выходы будут отключены от шины данных, так как установлены в третьем (ни О, ни 1) высокоимпедансном состоянии, что предотвратит конфликт на шине данных процессора.

Буфер может потребоваться и в случае, если шины данных и адреса не мультиплексируются, но процессор работает с очень высокой тактовой частотой. В этом случае микропроцсссор может начать слелующий цикл до того, как МАХ!51 освободит шину. Типичным примером может служить процессор семейства 80960, рассматриваем ы й далее. 2.7.6.

Связь сигналов шины управления с АЦП ИС МАХ151 имеет характерную особенность, не присущую другим АЦП, учитывающую связь сигналов шины управления с АЦП. Современные АЦП построены как монолитные ИС, аналоговые и цифровые части которых совместно используют некоторые внутренние компоненты, такие как шины питания или подложку кристалла. Поэтому иногда сложно не внести в АЦП дополнительную погрешность от шума, производимого шинами данных и управления микропроцессора и способного повлиять на результат преобразования.

Для минимизации данной связи максимальная длительность сигнала Й) установлена не более 300 не для режима ПЗУ (КОМ глоде). Это предотвращает воздействие спада К|З на процесс аналого-цифрового преобразования. 2.7.7. Задержка между преобразованиями Когда встроенное УВХ микросхемы МАХ151 находится в режиме выборки, емкость хранения соединена со входом. Эта емкость имеет номинал около 150 пФ. В момент старта преобразования, емкость отключается от входа. Когда преобразование заканчивается, эта емкость снова подключается к входу и должна зарядиться до величины входного сигнала перед 56 ° Глава 2. Аналого-цифровые преобразователи тем, как начнется следующее преобразование. Последовательно с входной емкостью также установлен резистор сопротивлением 150 Ом.

Следовательно, ИС МАХ15 ! должна характеризоваться максилкыьной задержкой л~езкду преобразованиями по крайней мере 500 нс, если импеданс источника входного сигнала менее 50 Ом. Если импеданс источника сигнала будет 1 кОм, то задержка увеличится до 1.5 мкс. Данная задержка характеризует время от фронта В!)Будо спада на КР и должна учитываться при проектировании устройств на микросхеме МАХ!51. 2.7.В. Величина погрешности преобразования Теоретически, для зарядки конденсатора требуется бесконечное время, поскольку емкость заряжается по экспоненциальному закону, и напряжение на емкости никогда не достигнет входного напряжения.

На практике, процесс заряда емкости конечен. Более важно то, что емкость должна зарядиться с погрешностью не более чем ! ЕБВ (младший значащий бит). Например, для ! 0-битного преобразования с 64 В диапазоном входных напряжений, ошибка в 1 бит соответствует 8 В/1024 или 7.8 мВ. Это довольно важное теоретическое положение, которое мы рассмотрим подробнее в разделе 9. Проще говоря, ошибки в рамках одного бита разрешения не влияют на точность преобразования. С другой стороны, также и суммарная ошибка (за счет смещений операционного усилителя, коэффициентов усиления и т. п.) не должна превысить одного бита разрешения. 2.8.

Синхронные интерфейсы Интерфейс ИС МАХ151 с шиной синхронизации, такой как, например, реализованный на основе микропроцсссора семейства 80960, показан на Ряс. 2.13. Процессоры семейства 80960 используют шину синхронизации без использования стробирующего сигнала ЮЭ. Данные защелкиваются процессором на фронте тактовых импульсов быстрее, чем на фронте сигнала управления, такого как К0.

Такой формат шины обычно применяется с очень быстрым процессором и способен поддерживать высокоскоростные пакетные операции. На Рис. 2.13 показан сначала обычный цикл шины без состояний ожидания. Данный цикл подходит для ИС памяти или периферийных устройств, способных работать на полной скорости шины. Информация адреса и статуса устанавливается за один такт, а на следующем такте МП считывает данные. 2.8. Синхронные интерфейсы ° 57 мп захватывает данные на переднем фронте тактовьи импульсов Тактовые импульсы дз Шина адреса, сигнаяы статуса Шина данных МП дошуп к АЦП МЛХ151 Шина данных дцп МЛХтш Расширенный цикл шины с состояниями ожидания 1 для согласования В отсутствие буфера сигнал освобождений будет конфликтовать со следующим циклом шины Обычный цикл шины Рнс.

2.х3. Интерфейс микропроцессорной шины синхронизации За ним следует цикл доступа МАХ151. Как можно заметить, МАХ151 намного медленнее этого процессора, так что время цикла шины должно быть увеличено (цикл расширен) с помошью циклов «состояний ожидания» (либо внутренних, либо сформированных внешним устройством). Данная диаграмма является примером выполнения положения о том, что действительное количество состояний ожидания, которое должно быть добавлено, зависит от тактовой частоты процессора. Время освобождения шины будет накладываться на следуюший цикл процессора, поэтому применение буферного каскада здесь необходимо. Примечание.

Поскольку микропроцессор не генерирует сигнал КО, ои должен быль сформирован логическими цепями, которые декодируют шину адреса и генерируют временные сигналы для памяти и периферийных устройств. Обычный метод организации интерфейса АЦП такого типа — это использовать режим ПЗУ (КОМ тоде). Режим медленной памяти (Яош Мешоту тоде) держит процессор в состоянии ожидания длительное время — около 2.5 мкс, время преобразования МАХ151, заняло бы 82 такта процессора 80960 на частоте 33 МГц. 58 ° Глава 2.

Аналого-цифровые преобразователи 2.9. Последовательные интерфейсы Периферийный последовательный интерфейс для связи с лзикропроцессорами используют многие АЦП. Одно из достоинств периферийного последовательного интерфейса — обеспечение процессорно-независимого интерфейса, не зависящего от состояния ожидания процессора, времени удержания шины и тактовой частоты. А самое большое достоинство — резкое сокращение количества выводов микросхемы по сравнению с параллельным интерфейсом. Основной недостаток заключается в низкой скорости обмена данными, поскольку данные должны быть переданы последовательно — бит за битом. 2.9.1.

Периферийный последовательный интерфейс ЗР! 1М1сгозяг(ге Периферийный последовательный интерфеис 5Р//МГсготге применяется как для сопряжения микроконтроллеров между собой, так и микроконтроллеров с периферийными устройствами. В одном сеансе связи участвуют только 2 устройства, из которых одно обязательно микроконтроллер, а другое или микроконтроллер, или периферийное устройство с интерфейсом 8Р1 (АЦП, датчик, память, исполнительное устройство и т. д.). В периферийном последовательном интерфейсе 8Р! используются цифровые сигналы «такты» (с!ос)г), «выбор кристалла (микросхемы)» (сп1р зе!ес!), «вход данных» (г)ага !прог) и «выход данных» (база ошрш), но нет адресных сигналов. Данные считываются с выхода последовательного АЦП по биту за такт (Рис.

2.14). Каждое из устройств, подключенных к шине 8Р! требует наличия отдельного сигнала С8, которым оно выбирается. Два устройства работают в режиме «ведущий-ведомый». Данные, которые требуется передать, загружаются в 8-битные регистры портов и вход данных ведущего устройства соединяется с выходом данных ведомого. В свою очередь выход данных ведущего устройства соединяется с входом данных ведомого.

Также подключены к микроконтроллеру (ведущему устройству) остальные вышеперечисленные ведомые устройства, которые включаются по отдельным сигналам «выбор кристалла» С8. Хотя регистры имеют по 8 бит, но при таком подключении входов и выходов образуется общий 16-битный регистр сдвига и кроче того одновременно передаются по двузл линиям данные в обоих направлениях. Сдвиг проводится тактовычи сигналами от тактового генератора ведущего устройства.