Бойт К. - Мир электроники, страница 70

См. текст книги. 8. или НЕ б) или НЕ 1О. ~И-НЕЕ а)У=АлЮлЯлолСлВ; б))д=АлВлСлЗ; 9. а) У= 0; б) 7=1; в) Х = А л В; г) 0=1; д)5=АлВ. 1 'о (1 'о о о о о о о о о о о о о о о о о ~4БВ Г !7.Р Ъ Г в) Х = А л В л С л М л Ф л Р л Я л 3; г) Д = АлВлСлРлЯл Я; д) Ц=АлВлСлРлРлДлВ. ИЛИ-НЕ а) У = А ч Зч Яч О ч Сч В; б) К=АчВчСчР; в) Х = А ч В ч С ч Мч Ф ч Р ч Я ч 5; г) Д=АчзчСчРчючЯ; д) О = Ач Вч СчЗч Рч ДчХ Глава 5 1 — 3.

См. текст книги. 4. У = (А л В л С) ч (А л В л С) ч (А л В л С) ч (А л В л С) . 5. Карта Карно для переменных Х, М, 5 и Я. б. См. текст книги. 7. а = ~я с) (а 6) Р !р.р д д р 45~9 в о О О «=(в о) (с*о) (О о) О О Х.В«С О в 10. См. текст книги. Глава 6 1 — 5.

См. текст книги. б. Рабочая таблица схемы на рис. 6.108: «Р 1 г З Н 4 Н Б 7. Положительная логика: умножение И. Отрицательная логика: сложение ИЛИ. 8 — 14. См. текст книги. 15. Схема производит И-умножение. 16. В «насыщенном семействе» транзисторы управляются в насыщенном состоянии. Благодаря этому получаются удобные логические уровни н хорошая помехоустойчивость.

Энергопотребление незначительно, скорость удовлетворительная. Если транзисторы работают в ненасыщенном состоянии, то энергопотребление повышается. Логические уровни не так благоприятны. Скорости переключения возрастают и, следовательно, растет быстродействие схемы. Такие схемы называются ненасыщенными (Пример: ЭСЛ-схемы). 17 — 19. См. текст книги. 20. Схема на рис.

6.94, см. текст книги. ~666 Г !Р.Р д 6 Глава 7 1. На условном обозначении изображен триггер с особенным режимом работы. Если оба входа имеют состояние 1, то верхний выход (например А,) имеет состояние 1. Нижний выход (например А,) имеет состояние О. Вход сигнала установки (например Е;) доминирует. 2. См. текст книги. 3. 4. Таблица истинности и условное обозначение ЯЮ-триггера с доминирующим Ю-входом, управляемого уровнем сигнала.

Принцип действия см. текст книги. З У Е дд ЗЕ Е 5. См. текст книги. б. Временнаядиаграммаи условное ки с гО = 4 мс. Е обозначение моностабильной ячей- 6 Л 4 ма 7. Уравнение является характеристическим уравнением ХХ-триггера. 8. Подробнаятаблицаистинности и характеристическое уравнение триггера. хаанВнИВ хазнаниа Ох„а [(Е, Ед ) (Е О, )] Сараа Уаазназзз Г юР *д г р 46~~ Вход Е, является входом подготовки. Триггер заблокирован, если на Е, действует 0-сигнал (режим хранения).

Если на Е, действует 1-сигнал, то триггер работает как Р-триггер — с Г, в качестве Р-входа. Такой триггер также называется Р$'-триггер. (Обозначения входов: Х, = 1; Е, = Р.) 9. См. текст книги. 10. Триггер является УХ-МАБТЕК-Я АУЕ-триггером с тремя Х-входами и тремя Х-входами, нетактируемым входом сигнала установки Ю и нетактируемым входом сброса Я. Верхний из трех У-входов инвертируется. Он срабатывает, следовательно, при 0-сигнале.

Х-входы связаны логическим умножением в общий У-вход, нижний их трех Х-входов инвертируется. Х-входы связаны логическим умножением в общий Х-вход. 11. См. текст книги. 12. Структура Т-МАЯТЕК-Я.АУЕ-триггера 13. Временные диаграммы: а) триггер переключается с передним фронтом синхроимпульса б) триггер переключается с задним фронтом синхроимпульса ~~62 Г 77.Р д д Р 14. На условном обозначении изображена моностабильная ячейка с задержкой 0,5 секунды. Время нахождения в нестабильном состоянии составляет три секунды. к 15. Управляемый уровнем синхроимпульса ЯЮ-триггер, построенный на базе элементов И-НЕ.

Я 16. См. текст книги. 17. Временные диаграммы. Се Триггер! ае Триггер П 18. Время нахождения в нестабильном состоянии моностабильных яче- ек составляет 0,2 секунды и 0,6 секунды. р рт. р д д р 463~) Глава 8 1. См. текст книги.' 2. ДВаичиОВ !ислО Деслтичиое 2 2 числа 4098 2048 ги 024 г' 1гз 2 2' мг г56 2' Зг 2' 2' 8 4 2' 1 о о о 215 о 17г 688 о о 1зго 1 1 зг76 о о 2423 о 1 1 о о о 6381 5511 7732 о о 0 1 о 3. ДВоичное число гч 32768 2и 16384 8192 4096 3748 2' 1024 2' 2' 128 64 г* г' 4 2 2 512 2' 256 2' 32 о о о о 1 ! о о о о О 0 17750 2730 9930 11000 згооо 1 1 о 1 1 О 0 0 0 воичио-леолтичи число ОООО 1001 11 1000 !06Ю 1000 ЭЮО !оо! о!Оо !Оо! от!о июо |ию! д) Ц0111; е) ЦОООО; ж) Ц0010; з) Ц0101. Деслтичиое число 58 512 1298 1983 аюоо 4. а) 54,625; б) 37,8125; в) 10,90625; г) 0,65625; д) 0,453125.

8. а) ~0111; б) Ц0100; в) Ц0110; г) (1001; 5. а) 10001; б) 1000110; в) 111111; г) 1001110; д) 10100011; е) 10000111; ж) 10000,10; з) 10100„00. 6. а) 1001; б) 110100; в) 1100; г) 100010; д) 10000; е) 11001; ж) 100101; з)/11001 / = †1. 10. 12. Вссвивричнсе числО ШвачиоиЦЕ1ЕРИЧнае числа ДесеЧИЧИдв инала Двоична-лесе!инесе число Двоичное число 1010 ОООО 0000 АОО 10 0101 0110 0111 00! 0 ! 270 1010 1!11 001! О! 10 0100 О!О! 0100 10!О 3РА 01!О 9028 115448 000! !О!8 1000 !001 1011 39718 0010 1010 0010 321 274 ! 0000 011! 0001 1001 107 196 1011 1!ОО О!!О 13 — 20.

См. текст книги. Глава 9 1. Рис. 9.8, см. текст книги. 2. См. текст книги. 3. Схема преобразователя кода из десятичного кода в код Айкена. ~464 7 17.7 д д д 9. а) 0001; б) 0001; в) 0001; г) 0010; д) 0100; е) — 0010; ж) 0101; з) — 0101. г и.» „* а .» р»»»») Е Е, Е Е Е Е Е Е Е Е »ад»»»»»» 4. Схема преобразователя кода Грея в ВСР-код: Р') (2') Ф') Р') м1 =(УлА лЯлб)ч (У лАлЯ гб) ч(У лАлЯлб)ч ч (У л А л Я л б)ч (У л А л Я л б); О, = (А лб л Я)~(А л Ялб); 03 =(бл Я); О, = А б Я. 5 — 6.

См. текст книги. Глава 10 1. См. текст книги. 2. Асинхронный 8-битовый суммирующий счетчик (466 Г !7.Р * д 3. После того, как счетчик досчитает до 1010 = 10„„, он должен быть сброшен на нуль. Сброс производится с помощью И-НЕ-элемента. При 1010 на входе элемента И-НЕ действует 0-сигнал. Этот сигнал инициализирует сброс через Я-входы.

4. См. текст книги. 5. Счетчик по модулю 19: б. Преобразование счетчика по модулю 19 в вычитающий счетчик: Г 17.Р д г р Юф 7. Счетчик на рис. 10.68 является реверсивным. Он работает при Х = 0 на сложение, а при Х = 1 — на вычитание. 8. См. текст книги. 9. Решение см. рис. 10.9. 10. 11. См. текст книги. 12. Д-выходы 4-битового синхронного двоичного суммирующего счетчика нужно использовать в качестве выходов результата. Если Ц-выходы недоступны, надо инвертировать прямые Д-выходы. 13. С выхода с весом 2' (3-й триггер) можно снять уменьшенную в 8 раз частоту входа. 14. Делитель частоты с коэффициентом 14: 1. Глава 11 1 — 2. См.

текст книги. 3. Мультиплексор «8 к 1». (~6В Г !7.Р д г р 4. Мультиплексор 3 х 4 бит на 4 бита. Сигналы А,...А„В,...В, и С,... С, выборочно через И-злемент подключаются к выходу У,...~. Нужно иметь два управляющих входа, так как три необходимы три различных команды управления. е ...к в, в, з, Б 5. Схема демультиплексора 2 на 2 х 2: с г тр. г г р, ею~ 6. См. текст книги. 7. Схема 3-битового адресного формирователя: 8 — 10. См. текст книги.

Глава 12 1. Схема б-битового сдвигающего регистра для последовательного ввода — вывода данных: 2 — 5. См. текст книги. 6. Требуемая схема представлена на рис. 12.18. 7. См. текст книги. 8. С 4 Х-адресными линиями могут адресоваться по 16 адресам 16 Х-координатных линий. Требуется Х-дешифратор адреса. С 4 У-адресными линиями могут адресоваться по 16 адресам 16 У-координатных линий. Каждая из 256 ячеек памяти имеет объем памяти 4 бита. (4РРО Г Гт. Р д д Р а Й О а Ш У-аарееная нина 9 — 13. См. текст учебника.

14. Структура матрицы на магнитных кольцах 6 х 6 бит: У, У, У, У, К уеияитеню чтения Х, Х 15 — 18. См. текст книги. Глава 13 1. Аналого-цифровой преобразователь представлен на рис. 13.3. Принцип действия см. текст книги. 2 — 7. См. текст учебника. Глава 14 1. Таблица истинности показана на рис.

14.1. Схема с основными эле- ментами показана на рис. 14.2. Г дд.д д д д 47ф 2. См. текст книги. 3. Схема представлена на рис. 14.7. 4 — 5. См. текст книги. 6. Схема полувычитателя представлена на рис. 14.14. Комментарии к принципу действия см. текст книги. 7. Схема 3-битового сумматора-вычитателя. Р тдда 8. 1-битовый умножитель производит логическое умножение И. Таблица истинности 1-битового умножителя представлена на рис. 14.25. 9 — 10. См.

текст книги. Глава 15 1 — 3. См. текст книги. 4. Схема аккумулятора с арифметико-логическим устройством, регистрами и памятью переноса показана на рис. 15.8. 5 — 12. См. текст книги. Глава 16 1 — 9. См. текст книги. 10. Таблица и рис. 16.16 со стр.

460. Заявки на книги присылайте по адресу: 125319 Москва, а/я 594 Издательство «Техносфера» е-шай: Ьп1В1ф1есйповрйега.гв аа1еаФМесЬпозрйега.га факс: (495) 956 33 46 В заявке обязательно указывайте свой почтовый адрес! Подробная информация о книгах на сайте Ьггр://вчлвьгесЬпозрйега.гп Войт Клаус Цифровая электроника Редактор — Т.Н. Зазаева Компьютерная верстка — Н.А. Попова Дизайн — И.А. Куколева Корректор — Н.А.Шипнль Выпускающий редактор — О.Н. Кулешова Ответственный за выпуск — С.В. Зинюк Формат 70х100/16.

Печать офсетная. Гарнитура Ньютон Печ.л. 29,5. Тираж 3000 экз. (1-й завод 1500 экз.) Зак. № 2 ~ ьк Бумага офсет №»1, плотность 65г/м Издательство «Техносфера» Москва, Лубянский проезд, 27/1 Диапозитивы изготовлены ООО «Европолиграфик» Отпечатано в ООО ПФ «Полиграфист» 160001, г. Вологда, ул, Челюскинцев, дом 3 .