Бойт К. - Мир электроники

1г1е кто н и ки К. БОЙТ Цифровая электроника Перевод с немецкого М.М. Ташлицкого ТЕХНОСФЕРА Москва Войт К. Цифровая электроника Москва: Техносфера, 2007. — 472 с. 1ЯВ1Ч 978-5-94836-124-6 В книге шаг за шагом раскрывается мир цифровой электроники, ее взаимосвязь с другими областями техники. При создании учебника автор использовал свой большой опыт преподавательской деятельности. Материал изложен последовательно и понятно, начиная с основ. Контрольные тесты с вопросами и задачами в конце каждой главы позволяют проверить понимание пройденного материала, в конце учебника приведены решения. Книга предназначена для студентов электротехнических и машиностроительных специальностей, инженеров-практиков, техников, а также всех, кто интересуется современной цифровой техникой.

© Уойе! 1пдиз1г1е Меб1еп ОтЬН ег Со КО, %бгхЬпгй (Оегшапу) © 2007, ЗАО "РИЦ "Техносфера", перевод на русский язык, оригинал-макет, оформление 1ЯВХ 978-5-9483б-124-б 1БВХ 3-8023-1958-3 (нем.) СОДЕРЖАНИЕ ПРЕДИСЛОВИЕ 2.1.1. Логический элемент И и операция логического умножения (коиъюнкции) .................

17 2.1.2. Логический элемент ИЛИ и операция логического сложения (дизъюикции) .............. 18 28 28 28 ....... 29 31 31 33 33 34 35 36 Глава 4. АЛГЕБРА ЛОГИКИ . Глава 5. СИНТЕЗ СХЕМ. 57 ..... 57 59 .....59 Глава 1. ОСНОВНЫЕ ПОНЯТИЯ. 1.1. Аналоговое и цифровое представление величин. 1.1.1. Аналоговое представление величин .. 1.1.2. Цифровое представление величин .

1.2. Бинарные и логические состояния Контрольный тест . Глава 2. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ. 2.1. Основные законы и элементы алгебры логики . 2.1.3, Логический элемент НЕ и операция инверсии (отрицания) ..... 2.1.4. Основные логические элементы ... 2.2. Комбинированные элементы . 2.2.1. Логический элемент И-НЕ 2.2.2. Логический элемент ИЛИ-НЕ 2.2.3.

Логический элемент эквивалентности 2.2.4. Логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (ХОК) ............. 2.2.5. Комбинации элементов с двумя входами 2.3. Логические элементы с тремя и более входами Контрольный тест . Глава 3. АНАЛИЗ СХЕМ. 3.1. Таблица истинности и цифровая схема .. 3.1.1. Таблица истинности цифровой схемы с двумя входами .....

3.1.2. Таблица истинности цифровой схемы с тремя входами ..... 3.2. Логические функции и цифровые схемы .. 3.2.1. Определение логической функции цифровой схемы .. 3.2.2. Синтез схемы по заданной логической функции 3.3. Требуемая функция и реальная функция .. 3.3.1. Как определить реальную логическую функцию. 3.3.2. Поиск дефекта схемы .. Контрольный тест .

4.1. Переменные и постоянные величины (константы) .. 4.2. Законы алгебры логики . 4.3. Аксиомы и тождества алгебры логики .. 4.3.1. Аксиомы 4.3.2. Законы коммутативиости и ассоциативности . 4.3.3. Дистрибутивный закон .. 4.3.4. Теоремы де Моргана.

4.3.5. Приоритеты логических операций. 4.4. Функции И-НЕ и ИЛИ-НЕ. 4.5. Примеры. Контрольный тест . 5.1. Синтез схем на логических элементах по заданным условиям ... 5.2. Нормальные формы записи . 5.2.1. Нормальная форма операции логического сложения ИЛИ ........... .. 10 ..10 .. 10 ... 1 2 ..13 ..15 ...17 .. 17 ,,.... 19 20 ...... 20 20 ...... 2 1 22 ...... 23 24 .....25 ......

2б 38 38 39 .. 40 .. 40 ..40 ..42 ..44 ..45 ..4б 52 55 (4 сьл 5.2.2. Нормальная форма операции логического умножения И ......................... 5.3. Упрощение и преобразование нормальной формы ИЛИ с помощью алгебры логики . 5.3.1. Упрощение нормальной формы ИЛИ. 5.3.2. Преобразование нормальной формы ИЛИ 5.4. Метод карт Карно .

5.4.1. Карта Карно для двух переменных . 5.4.2. Карта Карно для трех переменных . 5.4.3. Карга Карно для четырех переменных 5.4.4. Карта Карно для пяти переменных 5.4.5. Карта Карно для более чем пяти переменных 5.5. Расчет логических схем.. 5.5.1. Общие указания. 5.5.2. Цифровая схема включения и выключения из нескольких мест .............. 5.5.3. Переключатель два из трех. 5.5.4. Схема контроля четности . 5.5.5. Пороговая логическая схема ..

5.5.6. Схема сравнения (компаратор) .. 5.5.7. Схема сортировки транзисторов 5.6. Задания по схемотехническому проектированию.. 5.6.1. Схема управления . 5.6.2. Схема контроля нечетности .. 5.6.3. Мажоритарная схема . 5.6.4. Схема блокировки . 5.6.5. Анализатор показаний радаров .. Контрольный тест . Глава 6. СЕМЕЙСТВА СХЕМ .. 6.1. Общие сведения... 6.2.

Бинарные уровни напряжения 6.3. Положительная и отрицательная логика 6.4. Свойства схем . 6.4.!. Потребляемая мощность ............................. 6.4.2. Диапазон уровней и передаточная характеристика .............................. 6.4.3. Время переключения 6.4.4. Нагрузочная способность . 6.4.5. Помехоустойчивость . 6.4.6. Проводные логические операции 6.5. ДТЛ-схемы .

6.5.1. Введение. 6.5.2. Основные ДТЛ-схемы . 6.5.3. МПЛ-схемы 6.6. ТТЛ-схемы .. 6.6.1. Строение н принцип действия ТТЛ-элементов. 6.6.2. Стандартные ТТЛ-схемы ..... 6.6.3. ТТЛ с пониженным энергопотреблением (1хвл-роэгег-ТТ)., 1ЛТЬ) ...... 6.6.4. Высокоскоростные ТТЛ (Н)бп-бреег)-ТТ(., НТТ1.) 6.6.5. Шогки-ТТЛ (ТТЛШ) 6.6.6. ТТЛШ с пониженным энергопотреблением ((пн-Роиег-ТТЛШ) ......... 6.6.7.

Сравнительная оценка логических элементов . 6.7. Эмиттерно-связанная логика (ЭСЛ) 6.8. Логические элементы на МОП-транзисторах .. 6.8.1. Опасность статического электричества . 6.8.2. Логические элементы на р-канальных МОП-транзисторах (РМОП) .....

6.8.3. Логические элементы на л-канальных МОП-транзисторах (лМОП) .... 6.8.4. Логические элементы иа КМОП-транзисторах. Контрольный тест . ....... 62 ........ 63 ..63 .... 64 ......65 ..65 ..70 ..73 ........ 76 ..79 ..80 ..80 ........ 8 1 ..82 ..83 ........ 8 5 .. 86 ..87 ..88 ......88 ..89 ..89 ........ 89 ........ 90 ........ 90 ..92 ........ 92 ..93 .. 95 ..97 ,. 97 ........ 97 ..99 . 100 101 102 104 ...

104 104 107 111 111 ...... 1 16 ...... 12 8 12 8 1 29 ...... 1 30 1 3 1 1 33 ... 137 137 ...... 137 ...... 140 14 1 1 49 Сдд Б) Глава 7. БИНАРНЫЕ СХЕМЫ С ВРЕМЕННОЙ ЗАВИСИМОСТЬЮ ... 7.1. Введение . д 7.2. Классификация триггеров . 7.3. Нетактируемые триггеры . 7.3.1. Триггер на элементах ИЛИ-НЕ . 7.3.2. Трипер на элементах И-НЕ. 7.4.

Тактируемые триггеры . 7.4.1. Я5-триггеры .. 7,4.2. йо-триггеры с доминирующим й-входом 7.4.3. Е-триггер .. 7.4.4. Р-триггер .. 7.4.5. Таблицы данных 7.5. Триггеры, управляемые по фронту синхроимпульса ... 7.5.1. Импульсные элементы 7.5.2. АЯ-триггеры, управляемые по одному фронту ............. 7.5.3.

Т-триггеры, управляемые по одному фронту . 7.5.4. дК-триггеры, управляемые по одному фронту... 7.5.5. Р-триггеры, управляемые по одному фронту. 7.5.6. йэ"-триггеры, управляемые по обоим фронтам .. 7.5.7. ддГ-тридтеры, управляемые по обоим фронтам .. 7.5.8. Дополнительные триггерные схемы .. 7.6. Временные диаграммы 7.7. Характеристические уравнения .. 7.8.

Моностабильные ячейки . 7.9. Элементы задержки. Контрольный тест . Глава 8. ДВОИЧНЫЕ КОДЫ И СИСТЕМЫ СЧИСЛЕНИЯ ... 8.1. Введение 8.2. Двоичная система счисления . 8.2.1. Структура двоичной системы счисления 8,2.2. Перевод двоичных чисел в десятичную систему счисления .................. 8.2.3. Перевод десятичных чисел в двоичную систему счисления .................. 8.2.4.

Вещественные двоичные числа (правильные дроби) ............................. 8.2.5. Сложение двоичных чисел . 8.2.6. Вычитание двоичных чисел .. 8.2.7. Отрицательные двоичные числа .. 8.3. Двоично-десятичный код (ВСР-числа) .. 8.3.1. Представление чисел в двоично-десятичном коде 8.3.2. Сложение в ВСР-формате .. 8.3.3. Вычитание в ВСР-формате .. 8.4. Другие тетрадные системы счисления .. 8.4.1. Код с избытком три .

8.4.2. Код Айкена. 8.4.3. Код Грея .. 8.5. Шестнадцатеричная система счисления (Нехаг)ес)ша!) ........................ 8.5.1. Структура шестнадцатеричной системы счисления ............................... 8.5.2. Перевод шестнадцатеричных чисел в десятичную систему счисления ...