Для студентов ИДДО НИУ «МЭИ» по предмету СхемотехникаКомбинационные логические схемыКомбинационные логические схемы
2025-04-132025-04-13СтудИзба
КМ-1 Комбинационные логические схемы. Вариант 3
Описание
Лабораторная работа на тему: КМ-1 Комбинационные логические схемы. Сдана на оценку 5. Вариант 7.
Задания :
Постройте модель вентиля НЕ (инвертор)1.2. Проведите анимацию
1.3. Получите временные диаграммы:
1.4. Определите задержку элемента:
1.5. Постройте модель пользовательского блока из двух вентилей НЕ, соединенных последовательно, выполните для нее пункты 1.3 и 1.4
1.6. Получите генерируемый ДИИДС vhdl код модели вентиля НЕ.
Задание 2
Вариант 7
Временные задержки у OUT= 5nS и модель
Таблица истинности для функции XNOR в 4-значном алфавите.
Контрольные вопросы:
1. Цифровые сигналы могут передавать информацию с меньшим уровнем шума, искажений и помех.
2. 2n строк
3. Tools -> VHDl
4. Какие типы логических элементов имеются в библиотеке d‒DcS: NOT, AND, OR, NAND, NOR, EXOR, XNOR.
5. Режим анимация в отличии от режима моделирования не показывает график работы схемы
6. Величина измеряется в t.
7. Находим Timing Diagram -> Clear simulation result
8. Находим Timing Diagram и при помощи Time meter cursor измеряем задержку элемeнтов.
9. File->Print.
10. Расскажет о функциях программы.
11.File-> New Block
12. Штрих это время задержки
13. Сохранить результат и вывести на печать ПКМ-> Печать
14. Отличие EXOR От OR в том что она делает все наоборот. У OR истина если хотя бы одно значение будет равно 1, а у EXOR только одно значение может быть истинной
15.
16. Инерционная
17. Ничем не отличается
18. Нет, это не всегда так. Зависит от конкретной системы и ее свойств. В некоторых случаях добавление дополнительного элемента в цепочку может увеличить задержку, а в других случаях может не иметь значительного влияния на задержку.
19. Отображение волновых форм. Таблицы истинности. Отладочные точки (breakpoints). Логирование (logging). Отображение структуры
20. Можно создать pbs. и cbe он открывает через file New Block
Часть 2
Проведите на ней модельный эксперимент, доказывающий правильность работы этой схемы.
Получите временную диаграмму.
VHDL описание схемы и прокомментируйте ее код.Показать/скрыть дополнительное описание
Задания :
Постройте модель вентиля НЕ (инвертор)1.2. Проведите анимацию
1.3. Получите временные диаграммы:
1.4. Определите задержку элемента:
1.5. Постройте модель пользовательского блока из двух вентилей НЕ, соединенных последовательно, выполните для нее пункты 1.3 и 1.4
1.6. Получите генерируемый ДИИДС vhdl код модели вентиля НЕ.
Задание 2
Вариант 7
Временные задержки у OUT= 5nS и модель
Таблица истинности для функции XNOR в 4-значном алфавите.
Контрольные вопросы:
1. Цифровые сигналы могут передавать информацию с меньшим уровнем шума, искажений и помех.
2. 2n строк
3. Tools -> VHDl
4. Какие типы логических элементов имеются в библиотеке d‒DcS: NOT, AND, OR, NAND, NOR, EXOR, XNOR.
5. Режим анимация в отличии от режима моделирования не показывает график работы схемы
6. Величина измеряется в t.
7. Находим Timing Diagram -> Clear simulation result
8. Находим Timing Diagram и при помощи Time meter cursor измеряем задержку элемeнтов.
9. File->Print.
10. Расскажет о функциях программы.
11.File-> New Block
12. Штрих это время задержки
13. Сохранить результат и вывести на печать ПКМ-> Печать
14. Отличие EXOR От OR в том что она делает все наоборот. У OR истина если хотя бы одно значение будет равно 1, а у EXOR только одно значение может быть истинной
15.
А | В | А&В |
0 | 0 | 0 |
1 | 1 | 1 |
А | В | А&В |
-1 | -1 | -1 |
0 | 0 | 0 |
1 | 1 | 1 |
17. Ничем не отличается
18. Нет, это не всегда так. Зависит от конкретной системы и ее свойств. В некоторых случаях добавление дополнительного элемента в цепочку может увеличить задержку, а в других случаях может не иметь значительного влияния на задержку.
19. Отображение волновых форм. Таблицы истинности. Отладочные точки (breakpoints). Логирование (logging). Отображение структуры
20. Можно создать pbs. и cbe он открывает через file New Block
Часть 2
Проведите на ней модельный эксперимент, доказывающий правильность работы этой схемы.
Получите временную диаграмму.
VHDL описание схемы и прокомментируйте ее код.Показать/скрыть дополнительное описание
КМ-1 Комбинационные логические схемы. Вариант 3.
Характеристики лабораторной работы
Предмет
Учебное заведение
Номер задания
Вариант
Программы
Просмотров
4
Качество
Идеальное компьютерное
Размер
322,15 Kb
Список файлов
Схемотехника КМ-1 ВАР.7.docx
Алёна Руденко