Задания к лабораторной работе №1

Задание 1. Освоение системы ДИИДС .Изучите краткое руководство по системе ДИИДС d–DcS( см. Приложение в конце этого сборника ).

1.1.Постройте модель вентиля НЕ(инвертор),

1.2.проведите анимацию ,

1.3.получите временные диаграммы(в отчете все это должно быть),

1.4.определите задержку элемента,

1.5.постройте модель пользовательского блока из двух вентилей НЕ, соединенных последовательно, выполните для нее пункты 1.3 и 1.4,

1.6.введите в пользовательский блок и изучите отладочные средства – применение контрольных точек и контрольных индикаторов ( см.Приложение"Краткий справочник по системе моделирования ДИИДС " в конце пособия),покажите их применение на снимках экранов режима анимации и на временных диаграммах,

1.7.получите генерируемый ДИИДС vhdl код модели вентиля НЕ.

Задание 2. Изучение функций логических элементов и их ДИИДС моделей

Задание 3 .Выполните пункты задания 2 для индивидуального варианта из таблицы 1.1.Номер варианта соответствует номеру студента в группе.

Если номер студента больше 25, то берется вариант ,равный остатку от деления его на 25.

Таблица 1.1Индивидуальные варианты задания 3

Задание 4. Изучите задержку и инерциальные свойства модели вашего элемента(см.задание 3),инерциальные - подавая сигналы длительностью меньшей, чем задержка элемента.

. Задание 5. Изучите эффект моделирования неисправности( fault) в модели вашего элемента( см. приложение в конце пособия) .

Часть 2 .

ПРОЕКТИРОВАНИЕ КОМБИНАЦИОННЫХ ЛОГИЧЕСКИХ СХЕМ С ПРИМЕНЕНИЕМ БУЛЕВОЙ АЛГЕБРЫ

Задание 1. Постройте схему (рис.2.1), реализующую функцию 3И(AND3) на вентилях 2И( AND2) и ее тест стенд. Т.е добавьте источники входных сигналов и средства наблюдения выходных. Для нашего случая это двухуровневая схема из двух вентилей 2И, длина критического пути которой равна 2.

Задание 2. Любую логическую функцию можно реализовать не только в привычном базисе логических операций НЕ,И,ИЛИ , но и в универсальном базисе И–НЕ, базисе ИЛИ–НЕ и в ряде других. Реализуйте использованную в задании 1 логическую функцию 3И в другом логическом и элементном базисе ( табл.2.1) и проверьте корректность схемы моделированием.. Ниже на рис.2.2 пример реализации 3И функции на вентилях 2И–НЕ

Таблица 2.1 Варианты заданий

Задание 3 . Проведите синтез и минимизацию схемы, реализующей простую логическую функцию F(X1,X2,X3),заданную таблицей истинности (табл.2.2), проверьте схему моделированием, определите максимальную задержку сигнала, получите vhdl код( см.приложение 2.2. ниже).

Таблица 2.2 Таблица истинности функции F

X1	X2	X3	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

Задание 4.Выполните все пункты задания 3 для вашего варианта функции F (табл.2.3). Постройте схему ,реализующую функцию F в базисе блоков ДИИДС

Таблица 2.3. Индивидуальные варианты функции F.

Задание 5. Постройте схему, реализующий функцию Y=F(A,B,C,D), соответствующую варианту задания и проверьте ее моделированием (табл. 2.4). Определите задержку и количество оборудования. Получите VHDL код.

Таблица 2.4. Варианты функций для задания 5

Задание 6.Построить и проверить схему электронного замка, открывающего дверь при одновременном нажатии правильной комбинации на панели из 6 кнопок. Индивидуальные Варианты правильных комбинаций из 6 кнопок .

: 1)2,3,4. 2)1,5,6. 3) 1,2,3. 4)3,5,6. 5)1,3,5. 6)2,4,6. 7)1,3,6. 8)4,5,6. 9)2,4. 10)3,6.

11)5,3,4. 12)3,5,6. 13) 4,2,3. 14)1,3,5,6. 15)2,3,5. 16)1,2,4,6. 17)1,3,6. 18)4,5,6. 19)3,2,4. 20)5,3,6.

21)1,2,3,4. 22)2,1,5,6. 23) 6,1,2,3. 24)1,3,5,6. 25)4,1,3,5.

Проверьте схему моделированием и определите задержку критического пути

.

Задание 7.Применение интегральных схем среднего уровня интеграции.

Перепроектировать схему электронного замка(задание 6), используя микросхемы среднего уровня интеграции серии КР1533[8].(см приложение 2.3 ниже и модели микросхем в каталоге SXEM_LAB_DEEDS ) .

Построить два варианта схемы

1. функциональную, используя функциональные модели микросхем серии КР1533.

2. принципиальную электрическую( связь контактов микросхем или их частей, используя модели корпусов микросхем серии КР1533.

Измерить по временной диаграмме моделирования задержки в схеме, рассчитать общее количество используемых микросхем серии КР1533. Библиотеку моделей микросхем в виде набора пользовательских блоков ДЕЕДС смотрите в SXEM_LAB_DEEDS каталоге KP1533.

Задание 8. Проектирование устройств с применением

Программируемых Логических Матриц(ПЛМ).

Задание 9 . Контрольные и диагностические тесты.

При изготовлении и эксплуатации схем в них могут возникать неисправности( faults).Например могут изменяться функции элементов, их временные параметры, замыкания ил обрывы связей и т.п. Для обнаружения неисправностей используются последовательности наборов входных