Лабораторная работа: КМ-3. Проектирование схем. Лабораторная работа вариант 3

Задание 1.Подтвердите приведенные выше утверждения

1.1. С помощью системы моделирования DEEDS создайте проект RS NOR триггера. Обратите внимание, что начальное значение выходных сигналов триггера - X (неопределенно - см. диаграммы на рис. 1.2).

1.2. Подайте сигнал «1» на вход S, а сигнал «0» - на вход R. Тогда выходной сигнал Q=0, а на выходе NQ сигнал =1.. Это установка триггера в 1.

1.3. Подайте сигнал «1» на вход R и сигнал «0» - на вход S . На выходе Q появляется сигнал «0», на выходе NQ - сигнал «1». Это сброс триггера в 0.

1.4. Убедитесь, что когда оба входа S и R равны «0», триггер запоминает старое значение. Это режим хранения в триггере.

1.5. Если сигналы R = 1 и S = ​​1 одновременно подаются на входы триггера RS, то выходные сигналы будут Q = NQ = 0. Эта комбинация входных сигналов R = 1 и S = ​​1 называется запрещенной для RS NOR триггера . Запрет означает только то, что если после входной комбинации R = 1 и S = ​​1 подается комбинация R = 0 и S = ​​0, то появляются так называемые

гонки сигналов .

1.6. Изучите поведение модели триггера RS NOR при одновременной подаче после запрещенных комбинаций сигналов комбинации хранения. Одновременность понимается в пределах погрешности ,меньшей чем задержка вентиля ИЛИ-НЕ , равная в ДИИДС примерно 4 нс .

1.7. Сигналы, поступающие на входы реального триггера RS, должны иметь достаточную длительность. Если длительность входных сигналов меньше минимального значения tp (min), указанного в технических данных RS-триггеров (это время обычно близко к времени задержки вентиля ), переходный процесс в реальной схеме может не достигнуть конца и функциональность схемы будет неправильной (см. рис. 5.2с - эффект метастабильности в модели).

Изучите поведение DEEDS модели RS NOR триггера с короткими

(1 нс) входными сигналами .

1.8. Как уже отмечалось, явление генерации в модели триггера RS объясняется равенством задержек моделей вентилей ИЛИ-НЕ. Вставьте буферный элемент (повторитель) в одну из петель обратной связи в схеме триггера RS NOR и проверьте, сохраняется ли явление генерации, и в какое состояние переходит триггер при входных комбинациях приводивших к генерации .

1.9. Сравните сгенерированное DEEDS структурное VHDL описание - RS NOR триггера с приведенным ниже поведенческим.

Задание 2. Изучение работы RS триггера на элементах И-НE

2.1.Выполните все пункты задания 1 при моделировании работы RS триггера на элементах И-НЕ(RS NAND), схема и таблица функционирования которого представлены на рис.5.3.

Задание 3. Изучить блок ДИИДС- модель RS триггера (RS Latch).

Задание 4. Изучение синхронного RS-триггера(RS-Latch , синхронный RS триггер-защелка).

.1. Изучите поведение схемы синхронного RS триггера.

4.2. Изучите поведение блока DEEDS RS (Flip-Flop RS-Latch).Синхросигнал обозначен там как E ( от слова Enable-разрешающий )и добавлены установочные входы PR и CL.

4.3. Сравните временные диаграммы двух схем.

4.4. Изучите приведенный ниже код поведенческой VHDL модели синхронного RS-триггера-защелки и сравните его с кодом структурного VHDL описания , которое создает DEEDS.

Задание 5. D -Триггер защелка (статический D -Триггер ,D-Latch).

Схема D- Триггера защелки и его таблица истинности показаны на рис. 1.6. Когда тактовый сигнал C = 1, триггер D является «прозрачным», и выходной сигнал Q повторяет входной сигнал D. Если поступает сигнал C=0, триггер-защелка D запоминает последнее значение входного сигнала D (рис. 5.6).

5.1. Изучите поведение схемы рис.1.6.

5.2. Изучите поведение блока DEEDS D -триггера -защелки (Flip-Flop D-Latch).

5.3. Сравните полученные временные диаграммы двух схем.

5.4. Рассмотрите поведение модели DEEDS, если условия времени предустановки и удержания нарушены(примем их равными 1 нс.).

5.5. Сравните приведенное ниже поведенческое описание VHDL D-триггера защелки и его структурное описание, создаваемое DEEDS.

Задание 6. Изучение Динамического D-триггера

Динамическими называются триггера, срабатывающие от фронтов синхросигналов. На рис 5.7 представлено условное графическое изображение динамического триггера и его теоретическая временная диаграмма .

Задание 7. Динамический JK-триггер (JK FF).

Динамический JK триггер и его таблица переходов (триггер срабатывает на положительном фронте тактового сигнала Ck) показаны на рис. 5.8.

Задание 8. Постройте и исследуйте схему триггера- номер варианта соответствует вашему номеру в студенческой группе.

№ Задание

1. Статический D триггер - защелка с дополнительным входом сброса в 0( схема из вентилей)

2. Статический D триггер - защелка с дополнительным входом установки в 1 ( схема из вентилей)

3. Динамический D триггер с дополнительным входом сброса в 0( двухступенчатая схема D-триггера с использованием двух статических D триггеров-защелок -блоков ДИИДС)

4. Т- триггер на базе D -триггера ДИИДС и логических элементов

5. Синхронный RS -триггер- защелка с установкой в 0 при появлении запрещенной комбинации входов ( схема из вентилей)

6. RS -триггер- защелка ( на базе D -триггера защелки ДИИДС с дополнительными элементами)

7. Схема RS-защелки, в которой при запрещенной комбинации входных сигналов S = 1 и R = 1 он устанавливается в 0( схема из вентилей)

8. Схема SR-защелки, в которой при запрещенной комбинации входных сигналов S = 0, R = 0 он устанавливается в 1( схема из вентилей)

9. Динамический D- триггер на базе JK-триггера ДИИДС

10. Динамический D триггер с дополнительным входом установки в 1( двухступенчатая схема D-триггера с использованием двух статических D триггеров-защелок -блоков ДИИДС)

11. Статический D триггер - защелка с дополнительными входами сброса в 0 и установки в 1 ( схема из вентилей)

12. Статический D триггер - защелка с дополнительным входом установки в 1 ( схема из вентилей)

13. Динамический D триггер с дополнительными входами установки в 0 и в 1( двухступенчатая схема D-триггера с использованием двух статических D триггеров-защелок -блоков ДИИДС)

14. Т- триггер на базе D -триггера ДИИДС и логических элементов

15. Синхронный RS -триггер- защелка с установкой в 0 при появлении запрещенной комбинации входов ( схема из вентилей)

16. RS -триггер- защелка ( на базе D -триггера защелки ДИИДС с дополнительными элементами)

17. Схема RS-защелки, в которой при запрещенной комбинации входных сигналов S = 1 и R = 1 он устанавливается в 0( схема из вентилей)

18. Схема SR-защелки, в которой при запрещенной комбинации входных сигналов S = 0, R = 0 он устанавливается в 1( схема из вентилей)

19. Динамический D- триггер на базе JK-триггера ДИИДС

20 . Динамический D триггер с дополнительным входом установки в 1( двухступенчатая схема D-триггера с использованием двух статических D триггеров-защелок -блоков ДИИДС)

21. Статический D триггер - защелка с дополнительным входом сброса в 0( схема из вентилей)

22. Статический D триггер - защелка с дополнительным входом установки в 1 ( схема из вентилей)

23. Динамический D триггер с дополнительным входом сброса в 0( двухступенчатая схема D-триггера с использованием двух статических D триггеров-защелок -блоков ДИИДС)

24. Т- триггер на базе D -триггера ДИИДС и логических элементов

25. Синхронный RS -триггер- защелка с установкой в 0 при появлении запрещенной комбинации входов ( схема из вентилей).

Задание 9 . Контрольные и диагностические тесты.

Задание предполагает построение контролирующего и диагностического тестов и определение места и вида неисправности в модели триггера

В библиотеке SXEM_LAB_DEEDS в каталоге FAULTS/Flip_Flops имеются пронумерованные модели триггеров , некоторые с неисправностями. Необходимо для модели, соответствующей вашему номеру разработать контролирующий тест и определить исправен или нет узел . За тем надо попытаться дополнить тест новыми наборами входных сигналов , чтобы сделать тест диагностическим -попытаться неисправность локализовать и определить ее тип ..