Вопросы/задания к контрольной работе: Реализация функции

СОДЕРЖАНИЕ

ВВЕДЕНИЕ........................................................................................................ 4

1 ПОСТАНОВКА ЗАДАЧИ............................................................................... 5

2 ОСНОВНОЙ РАЗДЕЛ.................................................................................... 6

2.1 Восстановление таблицы истинности........................................................... 6

2.2 Реализация функции на основе мультиплексоров 2-1................................. 7

2.3 Реализация функции на основе дешифраторов......................................... 11

2.4 Реализация функции на основе преобразователя кодов........................... 14

2.5 Верификация............................................................................................... 17

ЗАКЛЮЧЕНИЕ................................................................................................ 19

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ........................................ 20

ВВЕДЕНИЕ

Практическая работа посвящена проектированию схем схемотехнических узлов комбинационного типа, а также реализации логических функций на основе узлов комбинационного типа при помощи языка описания аппаратуры Verilog средствами САПР Vivado.

Мультиплексор — комбинационная схема, имеющая n адресных входов, 2ⁿ информационных входов, 1 выход. На выход поступает значение с того информационного входа, номер которого задаётся при помощи адресных входов.

Дешифратор — комбинационная схема, имеющая n входов и 2ⁿ выходов. Действующий уровень сигнала поступает на тот выход, номер которого в двоичном виде задан на входе. Такой дешифратор называется полным. Неполный дешифратор может иметь меньше выходов.

Шифратор — комбинационная схема, имеющая до 2ⁿ информационных входов, n выходов. В случае, если у шифратора ровно 2ⁿ информационных входов, то такой шифратор называется полным. На выход поступает номер того входа, на который был подан действующий уровень сигнала. В случае простого шифратора требуется унитарный код на входе устройства, в противном случае устройство отработает некорректно. Приоритетный шифратор не требует унитарного кода на входе. На выход в таком случае будет подан номер старшего входа, на который был подан действующий уровень сигнала.

Преобразователь кодов может быть реализован как совокупность дешифратора и шифратора. Преобразователь кодов кодирует входной сигнал согласно внутренним связям.

1 ПОСТАНОВКА ЗАДАЧИ

Для логической функции, заданной в векторном виде, необходимо спроектировать схемы, которые реализуются на основе дешифраторов, мультиплексоров и преобразователя кодов при помощи языка описания аппаратуры Verilog средствами САПР Vivado и произвести верификацию [1].

В соответствии с вариантом функция задана следующим вектором: B5EE4DB4₁₆.