ВКР: Разработка и реализация модульного алгоритма БПФ

Содержание

ВВЕДЕНИЕ
1. МЕТОД БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ (БПФ)
1.1 История и алгоритмы БПФ
2.АППАРАТНЫЕ МЕТОДЫ РЕАЛИЗАЦИИ БПФ
2.1 Конструкции ASIC
2.2 Проектирование ПЛИС
2.3 Трехмерные архитектуры
3.1 Описание системы UTL
3.2 Описание микроархитектуры системы
3.3 Описание четырех ПЛИС UTL
3.4 Описание микроархитектуры четырех ПЛИС
3.5 Описание UTL для одной ПЛИС
3.5.1 Управление
3.5.2 Блок передачи данных методом БПФ
3.5.3 Память
3.5.4 Взаимодействие между ПЛИС
4. МОДЕЛИ СИСТЕМЫ НА ПЛИС
4.1 Блок передачи данных методом БПФ
4.2 Управление
4.3 Система памяти
4.4 Система связи между ПЛИС
5. ПРОЕКТИРОВАНИЕ ПРОЦЕССОРА БПФ НА ПЛИС
5.1 Модель ввода-вывода
5.1.1 16-точечный БПФ
5.1.2 256-точечный БПФ
5.1.3 -точечный БПФ
5.1.4 -точечный БПФ
5.2 Модель площади
5.3 Модель питания
6. РАЗРАБОТКА КОНСТРУКЦИИ КОРПУСА УСТРОЙСТВА
7. РЕЗУЛЬТАТЫ И ЗАКЛЮЧЕНИЯ.
7.1 Результаты моделирования
7.1.1 Модель ввода-вывода
7.1.2 Модель площади
7.1.3 Модель питания
7.2 Сравнение результатов с другими системами
ЗАКЛЮЧЕНИЕ
БИБЛИОГРАФИЧЕСКИЙ СПИСОК

ВВЕДЕНИЕ

Дискретное преобразование Фурье преобразует данные из представления во временной области в представление в частотной области, что позволяет упростить некоторые операции. Это упрощение делает его ключевым для широкого спектра систем - от сетевых до обработки изображений. Однако количество требуемых операций делало преобразование времени в частоту вычислительно дорогостоящим до тех пор, пока не было разработано быстрое преобразование Фурье (БПФ), которое использует преимущества присущей ему симметрии. БПФ по-прежнему требует значительной связи и пропускной способности данных, что приводит к нескольким вариантам алгоритма и реализаций. В этом проекте разрабатывается новая реализация БПФ. БПФ совершенствуется за счет разработки реализации трехмерного поля. Программируемой логической интегральной схемы. (ПЛИС).
3D-система ПЛИС состоит из нескольких ПЛИС, каждая из которых подключена к набору микросхем динамической оперативной памяти (DRAM) в одном корпусе (см. рисунок 1-1), что позволяет улучшить взаимодействие между ПЛИС, а также между ПЛИС и ее DRAM. Это уменьшает задержку и стоимость взаимодействия между кристаллами, что увеличивает скорость работы алгоритма. Кроме того, использование программируемой логики на ПЛИС сокращает время реализации, поскольку разработка алгоритма и верификация могут быть выполнены непосредственно на самой ПЛИС, что повышает гибкость как разработки алгоритма, так и разнообразия алгоритмов, которые может выполнять система.
Этот проект сосредоточен на больших БПФ, проектируя масштабируемую 220-точечную реализацию. В БПФ используется четырехэтапный подход для создания итеративного алгоритма, который позволяет использовать переменное количество ПЛИС. Из-за отсутствия готовых 3D-ПЛИС-систем, при разработке был использован один чип Xilinx Virtex2 4000 для реализации.
Основанная на измерениях с помощью этого единственного Virtex2, модель, описывающая эффекты ввода-вывода, площади и мощности, экстраполирует многослойную многокристальную систему, использующую ПЛИС Xilinx Virtex2 Pro 40. Затем это сравнивается с другими конструкциями ПЛИС и ASIC-БПФ (интегральная схема специального назначения), чтобы определить, какие улучшения возможны при использовании 3D-структур БПФ.
В диссертации сначала излагаются некоторые общие сведения об алгоритмах БПФ, затем приводится описание как на уровне отдельных транзакций, так и микроархитектурной системы, а в заключение приводится многокристальная модель и результаты.