Лабораторная работа 4: Сложение, вычитание, умножение и сдвиг целых чисел

Реализовать операции суммы, разности, сдвига, циклического сдвига и умножения на логике общего назначения и на DSP элементах (используя Xilinx IP Core Generator) в ПЛИС. В качестве входов использовать кнопки и слайдеры на плате, в качестве выходов – светодиодные индикаторы.

1. Сумматор двух неотрицательных трехразрядных чисел. Цифровое устройство должно иметь два трехразрядных входа (слайдеры) и четыре выхода (светодиоды). При выполнении операции сложения, необходимо предусмотреть возможность переполнения разрядности. Для этого – увеличить число разрядов в слагаемых на 1..
2. Сумматор знакового семиразрядного числа и константы (cnst = 3). Цифровое устройство должно иметь один 7-разрядный вход х для задания входного числа (слайдеры) и один 8-разрядный выход y (светодиоды). Сложение должно выполняться с учетом знака, т.е. старший разряд каждого слагаемого в сумме – знаковый. Разрядности обоих операндов необходимо увеличить до 8 при выполнении операции сложения, причем увеличение разрядности должно быть выполнено с учетом знака. Создать тестбенч для разработанного модуля, выполнить моделирование его работы.
3. Блок, выполняющий циклический сдвиг четырехразрядного числа влево на два разряда. Цифровое устройство должно иметь один четырехразрядный вход для задания входного числа (слайдеры) и два четырехразрядных выхода (светодиоды). Первый выход – для отображения исходного числа, а второй – для отображения результата циклического сдвига на два разряда влево. Исходное число должно выводиться в младших разрядах выходного сигнала.
4. *Умножитель двух неотрицательных двухразрядных чисел. Цифровое устройство должно иметь два двухразрядных входа для задания входных чисел (слайдеры) и один семиразрядный выход (семисегментный индикатор) для отображения результата умножения.
5. *Блок, по команде выполняющий операции логического сдвига, арифметического сдвига и циклического сдвига входного 6-разрядного числа. Все операции должны выполняться в двух направлениях (влево и вправо) на один разряд. Все операции должны выполняться в двух направлениях: влево и вправо на один разряд. Цифровое устройство должно иметь одноразрядный вход, определяющий направление сдвига (lr, слайдер), двухразрядный вход, определяющий тип сдвига (cmd, слайдеры), 6-разрядный вход для задания входного (сдвигаемого) числа (din, слайдеры), а также 6-разрядный выход для отображения входного числа (dout_din, светодиоды) и 6-разрядный выход для отображения результата сдвига (dout_shifted, светодиоды). Неиспользуемые комбинации cmd должны оставлять входное число неизменным.
6. *Используя Xilinx IP Core Generator (IP catalog) умножитель двух 16-разрядных чисел: на логике общего назначения и на DSP элементах. Без запуска проекта в отладочной плате. Отдельный проект для каждого типа умножителя. Для создания собственно умножителя использовать Xilinx IP Core Generator (IP catalog). Использовать документ “Работа с Vivado.docx” или “Работа с ISE Design Suit.docx”. В данном подзадании создавать файл *.xdc или *.ucf не нужно, но необходимо выполнить полную сборку проекта, включая place&route (implementation). Проконтролировать количество занятых ресурсов.