Лабораторная работа 12: Реализация некоторых алгоритмов в FPGA

Реализовать ФНЧ на основе скользящего среднего. Необходимо реализовать:
1. *ФНЧ на основе скользящего среднего и простой тестбенч к нему. Размер окна фильтра – 8. Разрядность входных данных – 16. Тестбенч должен подавать на вход фильтра бесконечный 4-разрядный счетчик (счет на каждый такт тактовой частоты). Задержка результата – 1 такт (т.е. для текущего отсчета, среднее его и семи предыдущих отсчетов появляется на следующий такт). При реализации скользящего среднего усреднение выполнять в последний момент – перед выводом результата из модуля. Усреднение (деление на 8) выполнять отбрасыванием необходимого числа младших разрядов).
2. *Два варианта линии задержки 16-разрядных чисел на 128 тактов: с и без сигнала сброса. Реализации должны различаться только наличием сигнала сброса. Файл *.xdc создавать не нужно. После сборки проекта зафиксировать количество ресурсов, потребовавшееся для построения каждого из вариантов. Открыть схемы разведенных проектов и сравнить реализацию. Убедиться, что при реализации линии задержки потребовались дополнительные ресурсы для сброса.
3. *Сложный тестбенч к первому подзаданию. С помощью приведенного ниже исходного кода Matlab сгенерировать тестовый вектор (отсчеты суммарного сигнала) и записать их в текстовый файл в столбец с помощью функции Matlab dlmwrite(). В тестбенче с помощью исходного кода VHDL (приведен ниже) считать из файла отсчеты и подать их на вход реализованного ФНЧ. Выходные отсчеты ФНЧ записать в новый текстовый файл в столбец (пример см. ниже). Записанные отсчеты считать в Matlab с помощью функции dlmread() и сравнить результаты выполнения фильтрации в Matlab и в FPGA.