Популярные цифровые микросхемы (944146), страница 41
Текст из файла (страница 41)
Микросхема К561ИЕ16 (рис. 2.46) содержит 14-разрядный асинхронный счетчик (счетчвк пульсаций), дающий на своих выходах ЯО— О!3 16384 двоичных отсчетов [сравните со счетчиком К176ИЕ5, рис. 2.36,г), Счетчик имеет выходной каскад, формирующий (обостряющий) тактовые импульсы. Схема входной частя счетчика (формирователь и первый триггер со схемой мастер. помощник) показаны на рис. 2.46,б. Выходной прояод ОО получает сигнал от буферного инвсртора.
Счетчик сбрасывает выходные сигналы в нуль при напряжении высокого уровня на входе сброса К, Содержимое счетчика увеличивается согласно каждому отрицательному перепаду тактового импульса. Максимальная тактовая частота достигает 3 МГп, длительность импульса сброса должна превышать 550 нс. Минросхема К561ИЕ19 (рис.
2.47) — пятиразрядный синхронный счетчик по схеме Джонсона, От каждого триггера счетчика сделан ин- Рис. 2.48. Диаграмма сигналов в счетчике К561ИЕ!9 (а) и присоеди- нение дополнительных элементов, чтобы получить деление на нечетное число (б) версный выход ЯΠ†(~4 (через буферные ннверторы). Счетчик имеет пять входов прсдварительной записи (установки) БΠ— 54, тактовый вход С, вход последовательных данных О, а также вход сброса Р.
Входами 50 — 54 можно воспользоваться, если подать сигнал разрешения установки (высокий уровень) на вход БЕ. На рис. 2.48,а приведена диаграмма сигналов на выводах счетчика ИЕ19. Показанная фазировка выходных импульсов ЯΠ†позволяет строить на базе ИЕ19 каскады деления частоты на число )4, где 2<Х< < !О. Для деления иа четное число (Х 2, 4, 6, 8, !0) добавочные элементы ие нужны. Требуется только присоединить ко входу 0 выход 1,15 при делении на 10, Я4 — на 8, ЯЗ вЂ” иа 6, 1;)2 — на 4 и ()1 — на 2.
При необходимости деления на нечетное число ко входу надо присоедвнить через двухвходовый элемент Й два выходных сигнала, выбрав их согласно рис. 2.48, б. Макснмальная тактовая частота для счетчика 2 МГц, максимальное время установления выходных сигналов — 300 нс. 2.9, РЕГИСТРЫ КМОП Среди многофункционалы!ых микросхем среднего уровня интеграции, выполненных иа логических элементах КМОП, популярны четырех, восьми и двенадцатиразрядные регистры. Номейклатура ре.
гистров КМОП разных серий сведена в табл. 2,22. Микросхема ИР2 содержит два четырехразрядных последовательных регистра, ИР9— четырехразрядный, последовательно-параллельный регистр, ИР6 — уни. версальный двунаправленный вссьмнразрядный шинный регистр с последователызым и параллельным входами, Двеиадцатирэзрядный ре- 248 д 1а 20 ' пппппппл пппппппллппллллп я л Бу о4 аа аг Ц ау ач Гихл Ра(.
ляг .а~ 8' аядаг '9 а( гтяашеиие а —, яуу ряэ устзьайгк .16 5 р ' аа — ауу эра (и 8 я ' ах ю) Т а б л и и а 2.22, Регистры КМОП Номер минроекемы Серне Обоаначе и 2 б 9 1е !2 гз + + К564 + + + + К176 К56! ИР СО4000 А СО4000 В ММ54С !5 34 35 06 !08 — 905 гистр ИР!3 необходим для построения АЦП по схеме последовательного приближения (сравните с микросхемой К155ИР17), Микросхема ИР10 содержит четыре отдельных регистра. микросхемы К176ир2 и К661ир2 (рис, 2.49) содержат по лва независимых четырехразрядиых регистра сдвига.
Каждый регистр имеет четыре выхода Я от каждого триггера. Все триггеры регистра двухсту- !716 60 62 еу гг 676 Ргг Ргг !777 .а) пенчатые, О.типа. Данные в регистр вводятся через последовательный вход О. Регистр имеет вход тактовых импульсов С, причем данные принимаются от входа О первого триггера и сдвигаются на один такт вправо после каждого положительного тактового перепада на входе С. Сброс в нуль данных на выходе 13 регистра получится, если иа вход асинхронного сброса !7 подать напряжение высокого логического уровня. Состояния каждого регистра из состава ИР2 отображены в табл. 2.23.
Четыре выхода регистра позволяют преобразовать последователь- 249 Рис. 2.49. Регистр К56!ИР2 (а) и его цоколевка (б) (иа 7!г лй 676 (2! 677 ечу Р7 Вход выход С/оь л Ск'о — 1 Без изменения Яо Н Н Н Н В Н В (~! Н Н В х х ный код, принимаемый по входу О, в параллельный, на выходах 1,10— ЯЗ, отображаемый через четыре такта. Из одного корпуса ИР2 можно сделать 8.разрядный регистр-преобразователь, соединив последователь- но оба регистра микросхемы, Дв~пюг Я ЯВ Я7ЯСЯЗЯЯЯбвб Я7 ЕЯ Ясб л/5 я/в с Вв В/ Вг ВЗВ4ВЯВВ Вга луанниг В и/ Тактовая частота регистров достигает 2,5 МГц, но для устойчивого переключения триггеров на минимальной частоте длительность тактового перепада не должна превышать 15 мкс. Микросхема К561ИР6 — З-разрядный, двунаправленный шинный регистр со входами и выходами как параллельными, так и последова.
тельными. Структурная схема и цоколевка регистра К561ИР6 показаны на рис. 2.50. Регистр имеет: последовательный вход данных 51, тактовый вход С, вход ЕА разрешения линиям А, входы переключения асинхронного и синхронного режимов А/Б, а также параллельного и последовательного — Р/Ь.
Имеется также вход управления А/В, на который подается сигнал, разрешающий прием данных от 8-разрядных шин А или В. Каждый из восьми разрядов регистра имеет два двунаправленных входа-выхода данных (всего 16), В зависимости от сигнала на Та бл и ц а 2,23. Состояния регистра из микросхемы К561ИР2 Рис. 2.50. Двунаправленный шинный регистр К561ИР6: а — схема; б — цоколеака 17и л Я7 яз яв Я4 ЯХ яг ,7! Яб с я/в я/в входе А/В выбираются для работы с данными 8 линий А или 8 линий В. Регистр К561ИР6 применяется: для параллельного обмена информацией между двумя 8-разрядными шинами данных А и В; для пре.
образования последовательных данных в параллельные перед загрузкой их в шины А и В; для накопдения и рециркуляции данных; для преобразования параллельных данных, пришедших по каждой шине, в последовательные, выходящяе по одному проводу. уЁ рай д пуз »пздзпь су гг юр улдадлсзпз хпнпл б уг уб ф~«т «млп») и Ю Гам«аут и Хтад у Рис. 2.51.
Внутренняя схема регистра К561ИР6 (а) и схема ключа ком. мутации (б) 251 Внутри схемы регистра (рис. 2,51, а) все триггеры двухступенчатые, 0-типа с отдельными входами такта для ступеней «мастер» (вход С ) и «помощник» (вход С«). Сложная тактовая последовательность, генерируемая внутри микросхемы, позволяет надежно переносить данные из первого триггера во второй кан в синхронном, так и асинхронном режимах. Для того чтобы переключать направлении записи данных на входы ()-триггеров и съема данных с их выходов Я (далее — после инверторов), а схеме регистра используются нлючи коммутации.
Логика работы такого КК показана на рис. 2.51, б. Если рассмотреть часть схемы (рис. 2.51, а) «Разряд 1», можно обнаружить, что один КК коммутирует последовательные данные от Рис. 2.52. Схемы применения регистра К56!ИР6: а — Эб разрядный регистр; б — другая схема уб-резрядиого регистра, и — феэо зый яомиератор входа 51 согласно сигналу управления, пришедшему на вход «Параллельно/Последовательно» (Р/5), По два КК обслуживают выводы АО и ВО. Нетрудно видеть.
если замкнуть левые ключи этих пар, провода АО и ВО стачут входами (правые КК должны быть разомкнуты). Если поменять состояние этих пар КК, провода АО и ВО станут выходами, Реально решается иная задача; все провода А и В по командам должны стать входами или выходами. Для такого переключения на вход Л/В подается напряжение нужного уровня, а фазы переключения левых и правых КК выбраны противоположными.
Рассмотрим режим работы регистра ИР6. Параллельная работа регистра разрешается, если на вход Р/Я подано напряжение высокого уровня. В регистр данные при этом поступают синхронно с положительным тактовым перепадам, если на входе переключения режимов асинхронного и синхронного Л/Б присутствует напряжение низкого уровня. Если на входе А/5 напряжение высокого логического уровня, режим приема становится синхронным и не зависит от тактовых перепадов.
Вход переключения шнн А/В меняет назначение линий А и В. Если на входе А/ — напряжение высокого уровня, линии А становятся входами, линии  — выходами регистра. Подав на вход Л/В напряжение низкого уровня, меняем направление потока параллельных данных; они будут приниматься линиями В, а линии А станут выходами. Пользуясь входом ЕА разрешения линиям А, можно питать данными от одной шины несколько регистров К561ИР6. Линии А будут подключены /( ( азрешены), если на вход ЕА подано напряжение высокого уровня. анные в регистре зафиксируются, если сигнал на входе Л/В будет высокого, а на входе ЕА — низкого уровня.
Регистр работает в последовательном режиме, если на вход Р/$ подано напряжение низкого уровня. Данные через последовательный вход 5! будут продвигаться по регистру синхронно с каждым положительным перепадом на тактовом входе. Вход Л/Б запрещается внутренней схемой, поэтому невозможен асинхронный последовательный режим.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
