Популярные цифровые микросхемы (944146), страница 45
Текст из файла (страница 45)
Нужную операцию (арифметическую или логическую) выбирают с цомощью кода на входах 50 — 53. Арифметическо.логическое устройство может работать с активными напряжениями как высокого, так и низкого уровней. Таким способом можно еше более расширить возможности выбора подходящей логической функции. Нэ рис. 2.69,б показано наименование выходов АЛУ при высоких, а на рис. 2.69, з— при активных напряжениях низкого уровня. Полная принципиальная схема АЛУ показана на рис. 2.70.
Арвфметическо-логическое устройство имеет внутреннюю схему ускоренного переноса СУП с выходамн П (генерация переноса) и Р (распространение переноса). Многоразрядные АЛУ собирают из нескольких корпусов К564ИПЗ совместиосвнешпей СУП К564г!П4. Аряфметнческо-логическое устройство имеет вход для приема уровня переноса С, и выход сигнала переноса С„э, (т.е. после 4.разрядного сумматора). Пульсирующим выходом переноса С,+, можно пользоваться в схемах много. разрядных АЛУ, если скорость работы не лимитнруется.
В табл. 2.34 показано использование входа С, и выхода С,.„для 18 — 788 "ги й д( ЗУ Рис. 2.69. Арифметическо-логическое устройство К564ИПЗ: а — цеквлевказ й — иаииевеаание выходов при высоких актввных уровнях; а — то же иля низких сравнения чисел А и В, если АЛУ работает как вычитатель с применением внешнего дезцифратора. Если входные слова А и В равны (К564ИПЗ вЂ” вычитатель), на выходс компаратора А=В появится напряжение высокого уровня.
Время задержки от входов А, В до выходов Р в АЛУ К564ИПЗ составляет 150 нс (П,=15 В), прн 1)и,=5  — 450 нс. Среднее время выполнения операций — 200 нс (()н,,= 10зВ). Логические и арифметические операции АЛУ перечислены в табл. 2.35, где показано их соответствие коду на входах их выбора ЬΠ— 51. Таблица 2.34. Использование выводов Св н Сазе микросхемы К564ИПЗ для сравнения чисел дктзжный — высокий уровень Активный — низкий уровень Выход Сп+ 4 Выхед Си+4 Вход Сп вход Сп Резулыат Результат А ес В А<В А>В А>В А<В А(В А>В А> В 1 0 1 0 274 д л Сп6 с» .уу Рис.
2.70, Полная схема АЛУ К564ИПЗ Колонок выходных функций — четыре: логичесиие и арифметические операции. соответству>ощие активным напряжениям как высокого, тик и низкого уровня. Микросхема К564ИП4 (рис 2,7!) — зто схема ускоренного переноса, способная обслуживать четыре двоичных сумматора ила группы большего числа сумматороз, поскольку зта микросхема имеет выходы каскадирования. Схема ускоренного переноса К564ИП4 применяется также совместно с четырьмя АЛУ К564ИПЗ. СУП имеет четыре входа генерации переноса П ! — С4 и четыре входа — распространения переноса Р! — Р4 (сюда подаются соответствующие выходные сигналы С и Р от каждого АЛУ). Входы СУП б и Р имеют активные напряжения низкого уровня.
Имеется также вход приема пульсирующего переноса С» (активный уровень — высокий). Схема ускоренного переноса имеет три выхода переноса С»е„ С»+т и С.»„а также выходы Сг»„» и Р, » (активные>ровни — низкие). Выход С,„, — групповая генерация переноса, Р„„, — групповое распро.
18» Т а б л и ц а 2 35. Функции АЛУ К564И ПЗ Втоц выбоое функции Аксивные — низкие уровни Актввнме — высокие уровни Лопяеск~ е функции (Л1 = В( Логические функции (М = В( Арифметические функции (М = В1, Си В Арифметические функции (М=В(, Сн =Н аа а( ао А А+В АВ ! А+В А+В Л ~н у ~вен О„„й Ы ."„,4„,~, Уаы, (' ык н( Рис. 2.7!. Схема ускоренного переноса К564ИП4 (а) и ее цоколевка (б) Н Н !1 Н Н Н Н В 1! Н В Н Н Н В В Н В Н Н Н В Н В Н В В Н Н В В В В Н Н Н В Н Н В В Н В Н В Н В В В В Н Н В В Н В В В В Н В В В В А АВ А+В 1 А+В В АЭВ А+В ЛВ Л9 В В А+В О АВ ЛВ А А — 1 А — 1 А — ! — 1 А+ (А+ В) ЛВ+ (Л+ В) А —  — 1 А+В А+ (А+ В) А+В ЛВ+ (А+ В) Л. + В А+А АВ -(- А АВ -)- Л А О АВ В Л ц( В АВ А+В АЮВ В АВ А А+В Л+ — ! А+ АВ (А+В)+АВ А —  — 1 А — 1 Л+ АВ А+В (А+ В) + ЛВ А — 1 А+А (Л+В) +А (А+ В)+А А — 1 страненне переноса.
На выГодах СУП выполняются логические урав. пения; Сп+х = Са+ Ра Сп' (2.8) С„~. =О+Р Са+Р Р С, (2 .9) Са~.в = О, + РЗ О1+ Ра Р1 Га+ Ра Р, РЗСа, (2.10) Оаых Оз ГР262 Г РзР2О1 $ РзрзР1ОЗ (2. 11) !Звык = Р, 1, Р, Р,. (2. 12) Время прохождения сигнала С, в СУП для Бд =15  — 125 нс (400 нс при (7, „=5 В), время задержки от входов Р, Сг до аналогичных выходов 90 нс (300 нс при Ок =5 В). Время переходного процесса 40 нс (100 нс при Б„,,=5 В). СЕ (Юкумв) ду Ы К д Лг лб Лу Рпс. 2.72.
Оператнвное запоминающее устройство 1х!76РУ2: а — екеаа; б — цакааевка Микросхема К(76РУ2 — статическое ОЗУ, имеющее организацию; 256 слов по ! биту, т, е. 256 ячеек хранения данных. Структурная схема этого ОЗУ показана на рнс. 2.72. В пентре ОЗУ располагается матрица пз 256 защелок-триггеров (показана схема одного триггера). Триггеры образуют 1б колонок и !6 рядов. Соответственно имеется 16 вертикальных и 16 горизонтальных линий управления, которы". выходят из де- Т а б лиц а 2.36. Режим работы ОЗУ К176РУ2 Вход Ремам работы Код адреса Вокал 2 2 1/О !/О |ели 2 2 Н Н Н Н В Н В х х х Запись О Запись 1 Чтение Чтение и запись Перемена адреса Фиксируется а а Меняется В В Н Н/В х Оперативное запоминающее устройство РУ2 потребляет статическую мощность 16 нВт; время выборки из памяти составляет 380 нс.
На вход О надо подавать напряжения высоких н низких уровней КМОП. Выходы ОЗУ могут обслуживать входы микросхем ТТЛ. Данное ОЗУ удобно для систем с шинной структурой (имеется 2- состояние выходов, входы записи Р и выходы О, Π— раздельные). 2.12. МИКРОСХЕМЪ| ФАП И МУЛЪТИВИБРАТОРЫ В дополнение к чисто цифровым среди КМОП имеются аналого-цифровыес устройство с фазовой автоподстройкой (ФАП) и ждущие мультивибраторы. Такие микросхемы поаволягот упростить решение ря- 278 шифраторов адреса колонок У и адреса строки Х соответственно. Оперативное запоминающее устройство имеет восемь входов адреса, Первые четыре разряда АΠ— АЗ выбирают адрес панин, стари~не четыре— А4 — А7 адрес колонии, где расположены ячейки хранения каждого од.
поразрядного слова. Группа логвческих элементов, образующих входы С5 (доступ к памяти) н К/(У (Чтение/Запись), вырабатывает внутренние сигналы К2, К2 (для разрешения записи) и К1, К! (для разрешения или запрета чтения содержимого памятн), Выводы 13 и 14 (выходы О и О) обслуживают инверторы, имеющие состояние разомкнуто 2. Бит хранения данных вносится в память по выбранному адресу АΠ— А7 через вход О. Как адрес ячейки записи, так н адрес ячейки считывания выбираются в пронзвольном порядке. Для чтения и записи на вход С5 следует подать напряжение низкого уровня.
Напряжением высокого уровня на входе С5 эти операции запрещаются, а выходы переходят в 2-состояние. В моменты высокого уровня на входе СЗ можно менять адреса ячеек (незавнсимо ат уровня на входе )с/(У). Вход С5 в схемах, где объединяется много корпусов РУ2, служит сигналом выбора отдельного корпуса. Выходы О и О станут активными (чтение), если на обоих входах С5 н )с/% уровни низкие. Если на входе К/% сменить уровень на высокий, можно записать бит информации.
Сигналы управления и выходные состояния сведены в табл. 2.36 да задач: затягивание импульсов, синтез частот, кратных опорной, синхронизация логического устройства под приходящий сигнал, генерация опорных сеток, преобразование напряжение — частота, В данном параграфе рассмотрим микросхему ФАП К564ГГ1 н две схемы мультнвибраторов: С04047 (автогенератор с перезапуском) и К564АГ! (С04098; исдущий, двухканальный с перезапуском).
Микромощная цифровая микросхема ФАП К564ГГ! эффективно применяется в ЧМ-детекторах (демодуляторах) и ЧМ-модуляторах, в умножнтелях н синтезаторах частот, сннхронизаторах потоков данных, декодерах поднесущих, в связных схемах «иолулятор-демодулятор» (со. кращевно они называются модем), а также используется как генератор и формирователь сигналов, Эквивалентная замена — С04646В, хулдд 5', У«п дзтгрдФ двогад Ф дхпд Фх датлрд/У Уа„ (уст банд (гс ди ддрхд нг иг дехрд нту ддпд ГУЛ 4~як ! а.
Рис, 2.73. Микросхема ФАП К564ГГ(: а — структурная Сянка; б — цака. левка 279 Мииросхема К564ГГ! (рис. 2.?3) содержит следующие внутренние уз.чы: генератор, управляемый напряжением (ГУН), два фазовых компаратора (ФК! — исключающее ИЛИ или ФК2 — триперная схема), формирователь-усилитель УФ входного сигнала, выходной потоковый повторитель ИП. Для удобства применения на кристалле ыикросхемы изготовлен источник опорного напряжения — стабилитрон с напряжевнем 5,2 В. Рассмотрим действие отдельных частей микросхемы ФАП К564ГГ1. На рнс, 2.73, а показана полная схема так называемой петли ФАП.
Узел ГУН вЂ” основа ФАП. Она обеспечивает линейность преобразо. ваиия напряжение — частота лучше !а)а, Для установки свободной частоты ГУН и диапазона девиации этой частоты требуется три внешних элемента: конденсатор С! и резисторы В1, )(2 (см, рис.2.75, а). Элементы И и С! фиксируют свободную частоту генерации, с помощью (с2 этой частоте можно дать постоянный сдвиг. Частота выходных импульсов ГУН (на выходе 4) называется сво. бодной, если на входе управления частотой ГУН (иа выводе 9) напра. жение отсутствует.
В петле ФЛП на вход ГУН (вывод 9) подается напряжение ошибки. В устройстве (рнс. 2.73, а) оно снимается с внешнего фильтра низкой частоты ()!3, С2), где сглажинается импульсный сигнал, генерируемый одним из фазовых коыпараторов ФК! или ФК2, Выбрать выход компаратора позволяет переключатель 51. Управляющий сигнал ГУН имеется и на выводе !Π— исток повторителя.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
