Блок-схема (775151), страница 2
Текст из файла (страница 2)
1

















1
0
0

а0
а1
а2
а3
а4
а5
а6
а7
а0
Автомат Мили:
а0
а1
1









0

1







1
0




0
1

















1
0
0

а2
а0
Граф автомата Мура:
а0
Граф автомата Мили:
Будем строить управляющий автомат как автомат Мили, так как он имеет только три состояния и реализуется на двух триггерах, в отличие от автомата Мура, который имеет восемь состояний и реализуется на трех триггерах. В качестве триггеров возьмем D-триггеры. На основании графа построим таблицу переходов и выходов автомата.
Входные сигналы | Состояния | ||||||||
а0 | а1 | а2 | |||||||
Р1 | а0 | ||||||||
Р1 | а1 УЗП | ||||||||
Р2 | а0 УСЧИТ | ||||||||
Р2 | а2 УСЧN | ||||||||
Р3&Р4 | а1 УСД | ||||||||
Р3&Р4 | а1 УСТР, УСД | ||||||||
Р3&Р4&Р5 | а1 ЗАПС, УСД | ||||||||
Р3&Р4&Р5 | а1 ЗАПМ,ЗАПС,УСД Р3&Р4&Р5 а1 УСТР,ЗАПМ,ЗАПС,УСД Р3&Р4&Р5 а1 УСТР,ЗАПС,УСД Воспользуемся таблицей кодирования внутренних состояний автомата А Q1 Q2 а0 0 0 а1 0 1 а2 1 1 а3 1 0 И построим кодированную таблицу переходов и выходов: Входные сигналы Состояния 00 01 11 10 Р1 00 -- Р1 01 УЗП -- Р2 00 УСЧИТ -- Р2 11 УСЧN -- Р3&Р4 01 УСД -- Р3&Р4 01 УСТР, УСД -- Р3&Р4&Р5 01 ЗАПС, УСД -- Р3&Р4&Р5 01 ЗАПМ,ЗАПС,УСД | -- | |||||||
Р3&Р4&Р5 | 01 УСТР,ЗАПМ,ЗАПС,УСД | -- | |||||||
Р3&Р4&Р5 | 01 УСТР,ЗАПС,УСД | -- |
На основании таблицы переходов и выходов определим функцию возбуждения триггера и выражения для управляющих сигналов:
D1 = Q1∙ Q2 P2
D2 =141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141414141∙ Q2 + P3 ∙P4∙ Q1∙ Q2+ P3∙ P4∙ Р5∙ Q1∙ Q2+ P3∙ P4∙ Р5∙ Q1∙ Q2+
+P3∙ P4∙ Р5∙ Q1∙ Q2+ P3∙ P4∙ Р5∙ Q1∙ Q2 = Q1∙ Q2
УСТР = P3 ∙P4∙ Q1∙ Q2 + P3∙ P4∙ Р5∙ Q1∙ Q2+ P3∙ P4∙ Р5∙ Q1∙ Q2= P3∙ Q1∙ Q2 = P3∙УСД
ЗАПС = P3∙ P4∙ Р5∙ Q1∙ Q2+ P3∙ P4∙ Р5∙ Q1∙ Q2+ P3∙ P4∙ Р5∙ Q1∙ Q2+ P3∙ P4∙ Р5∙ Q1∙ Q2= P4∙Q1∙ Q2 = P4∙ УСД
ЗАПМ = P3∙ P4∙ Р5∙ Q1∙ Q2+ P3∙ P4∙ Р5∙ Q1∙ Q2= P4∙ Р5∙ Q1∙ Q2 = P4∙ Р5∙ УСД
Управляющий автомат с программируемой логикой.
Составим каноническую форму микропрограммы синтезируемого операционного устройства в виде таблицы:
Номер | Метка | Управляющие сигналы | Переход |
0 1 2 3 4 5 6 7 8 9 10 11 12 13 | М1 М2 М3 М4 М5 М6 | УЗП УСЧN УСТР ЗАПМ ЗАПС УСД УСЧИТ | если Р1, то М1 если Р2,то М6 если Р3,то М3 если Р4, то М5 если Р5, то М4 идти к М2 конец В случае принудительной адресации строки 10 и 11, 12 и 13 можно объединить. Тогда каноническая форма операционного описания будет на две строки короче. Номер Метка Управляющие сигналы Переход 0 1 2 3 4 5 6 7 8 9 10 11 М1 М2 М3 М4 М5 М6 |
если Р1, то М1
если Р2,то М6
если Р3, то М3
если Р4, то М5
если Р5, то М4
идти к М2
конец
УЗП
УСЧN
УСТР
ЗАПМ
ЗАПС
УСД
УСЧИТ
Формат команды с принудительной адресацией имеет вид:
МК | УЗП | УСЧN | УСТР | ЗАПМ | ЗАПС | УСД | УСЧИТ | ХР1 | ХР2 | ХР3 |
Разряды МК | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 |
ХР4 | ХР5 | А3 | А2 | А1 | А0 |
11 | 12 | 13 | 14 | 15 | 16 |
Формат команды состоит из операционной и адресной части. Операционная часть предназначена для формирования управляющих сигналов. В данном случае операционная часть – разряды с 1 по 7 и соответствующие разрядам управляющие сигналы: УЗП, УСЧN, УСТР, ЗАПМ, ЗАПС, УСД, УСЧИТ. Остальные разряды микрокоманды являются адресной частью. Адресная часть определяет какой будет выполняться следующая микрокоманда. Поле Х – поле признака, разряды с 8 по 12. При Х=1 осуществляется выбор, а при Х=0 выбора нет. Осведомительный сигнал Р определяет по какому адресу будет выполняться следующая микрокоманда.
Учитывая, что таблица дает каноническое описание микропрограммы для УА, получаем кодовые выражения микропрограммы для УА с принудительной адресацией.
Адрес | Разряды микрокоманд | ||
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 | 0000000 1000000 0000000 0100000 0000000 0010000 0000000 0000000 0001000 0000100 0000010 0000001 | 10000 00000 01000 00000 00100 00000 00010 00001 00000 00000 00000 00000 | 0000 0010 1011 0100 0110 0110 1010 1001 1001 1010 0010 0000 |