Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла

4. СОДЕРЖАНИЕ ОТЧЕТА

1. Наименование работы.

2. Цель работы.

3. Задание согласно Вашему варианту.

4. Структурный синтез устройства, заданного в Вашем варианте.

5. Схемотехническое описание проекта в САПР WEB PACK ISE.

6. Файл временных и топологических ограничений.

7. Графическое изображение кристалла со всеми выводами.

8. Отчет о результатах синтеза.

9. Результаты синтеза в схемотехнической форме.

10. Выводы.

Работа №2. Проектирование цифровых устройств на основе ПЛИС фирмы Xilinx. Размещение и трассировка, моделирование и программирование ПЛИС структуры CPLD

Цель работы: практически овладеть проектированием и моделированием цифровых устройств на базе ПЛИС структуры CPLD фирмы Xilinx с помощью САПР WEB PACK 6.3.01i и среды моделирования ModelSim SE PLUS 6.0C на следующих этапах: функционального моделирования, размещения и трассировки, временного моделирования и программирования ПЛИС.

1. ОБЩИЕ СВЕДЕНИЯ

Продолжим начатое в лабораторной работе №1 рассмотрение этапов проектирования цифровых устройств на основе ПЛИС фирмы Xilinx.

1.1. Функциональное моделирование цифровых устройств, разрабатываемых на основе ПЛИС структуры CPLD фирмы Xilinx

Среда моделирования ModelSim позволяет сформи­ровать несколько видов моделей разрабатываемого устройства, в том числе функциональную и временную. После создания мо­дулей исходного описания проекта генерируется поведенческая модель, которая по­зволяет выполнить их функциональную верификацию. На этой стадии проектирова­ния отсутствует информация о значениях задержек распространения сигналов, по­этому при функциональном моделировании можно обнаружить только логические и синтаксические ошибки в описании разрабатываемого устройства. Таким образом, функциональное моделирование устройства позволяет выполнить предварительную верификацию проекта. На этом этапе фактически не учитываются временные харак­теристики и особенности архитектуры кристалла, на базе которого предполагается реализация проектируемой системы.

1.1.1. Генерация тестового модуля проекта в форме временных диаграмм

Д о проведения моделирования необходимо создать тестовый модуль, содержащий набор тестов. Для автоматического формирования основы файла тестовой последовательности необходимо активизировать режим создания модуля исходного описания проекта, воспользовавшись кнопкой

на оперативной панели или командой New Source из раздела Project основного меню Навигатора проекта. При этом в списке ти­пов исходных модулей диалоговой панели (рис.1.5), необходимо выбрать строку Test Bench Waveform. После создания основы тестового модуля в окне процессов появится соответствующая пиктограмма. При двойном нажатии на пиктограмму откроется окно редактора, приведенное на рис. 2.1.

От параметра Design Type зависит, как будет задаваться синхросигнал. Если поставить значение Single Clock, то в выпадающем списке выбирается тактирующий сигнал, который на диаграмме задается автоматически. Если выбрать Combinatorial design, то тактирующий сигнал на диаграмме нужно будет задавать вручную.

Программа HDL Bencher автоматически определяет, чем тактируется устройст­во - фронтом (Rising edge), спадом (Falling edge) тактового сигнала или тем и дру­гим (Dual edge), но разработчик может выбрать это вручную, используя соответст­вующие кнопки диалоговой панели. При создании тестов для комбинаци­онных устройств нужно указать только значения временных интервалов между мо­ментами подачи входных воздействий и контроля выходных сигналов Check outputs и Assign Inputs. Эти параметры позволяют исключить возможные конфликты в мо­менты изменения входных и выходных сигналов.

Процесс установки требуемых значений временных параметров завершается нажатием кнопки ОК, после чего в рабочей области окна программы HDL Bencher отобража­ются заготовки временных диаграмм (рис. 2.2). Синим цветом на диаграмме отмечены входные сигналы, а желтым – выходные.

Рис.2.1

Рис. 2.2

Изменить значение сигнала в какой-либо момент времени можно несколькими способами. Чтобы переключить значение сигнала на противоположное (из состоя­ния низкого логического уровня в высокое или наоборот), достаточно поместить курсор в требуемое место временной диаграммы и щелкнуть левой кнопкой мыши.

Для установки требуемого значения сигнала (например шины) следует нажать кнопку управления выпадающим списком возможных состояний, в котором выбрать затем соответствующую строку, после чего подтвердить выбор нажатием кнопки ОК (рис.2.3).

Рис. 2.3

Чтобы сформировать последовательность значений для выбранного сигнала, можно воспользоваться соответствующим "мастером" Pattern Wizard. Для его акти­визации необходимо поместить курсор мыши в исходную точку временной диа­граммы и дважды щелкнуть левой кнопкой, после чего воспользоваться появившей­ся кнопкой Pattern. В диалоговой панели "мастера" Pattern Wizard, показанной на рис.2.4, следует выбрать алгоритм переключений сигнала в поле Choose Pattern и указать: начальное значение в поле редактирования Initial Value, конечное значение в поле Terminal Value, значение инкремента или декремента и количест­во формируемых периодов сигнала в поле Do for. После нажатия кнопки ОК сформированный фрагмент временной диаграммы отображается в рабочей области. Команды меню Edit и контекстно-зависимого всплывающего меню позволяют копировать в буфер и затем вставлять в нужное место выбранные фрагменты временных диаграмм.

На изображении временных диаграмм присутствует указатель конечной точки тестовой последовательности, положение которого устанавливается автоматически или "вручную". Выбор режима определения окончания тестового вектора осуществ­ляется с помощью команды Configuration из всплывающего меню Options, в резуль­тате выполнения которой на экран выводится диалоговая панель (рис. 2.5). Параметр Automatically determine end of test bench управляет выбором ре­жима, в котором выполняется установка маркера конечной точки тестового вектора. По умолчанию используется значение "включено", соответствующее автоматиче­скому режиму, при котором указатель располагается в начале тактового интервала, следующего за моментом последнего изменения входных сигналов.

Рис. 2.4

Рис. 2.5

Завершив редактирование временных диаграмм тестовых сигналов, следует сохранить их, используя команду Save Waveform из меню File или кнопку на оперативной панели окна HDL Bencher.

1.1.2. Установка значений параметров

функционального моделирования

По окончании формирования тестового модуля следует выделить (рис.2.6) строку с его на­званием (например wave) в окне исходных модулей Навигатора проекта, поместив на нее курсор мыши и щелкнув левой кнопкой. В результате в окне процессов отображается инте­рактивный список этапов моделирования проектируемого устройства (рис.2.6). Содержание окна процессов в этом режиме определяется видом семейства ПЛИС, выбранного для реализации проекта, но независимо от типа используемого кристалла первым в списке является этап функционального моделирования. На рис. 2.6 показан вид рабочей области Навигатора проекта, в которой отображаются этапы моделирования в процессе проектирования устройства на базе ПЛИС семейств CPLD при использовании средств синтеза XST Verilog. Строка Simulate Behavioral Verilog Model соответствует этапу функционального моделирования, a Simulate Post-Fit Verilog Model -полного временного.

Рис. 2.6

Перед запуском средств моделирования следует проконтролировать и при необ­ходимости установить требуемые значения параметров инициализации программы ModelSim SE PLUS 6.0C и функциональной модели. Для этого нужно в окне процессов (рис. 2.6) щелчком левой кнопки мыши выделить строку Simulate Behavioral Verilog Model, после чего нажать кнопку на оперативной панели Навигатора проекта, тогда появится диалоговая панель процесса функционального моделирования (рис.2.7).

Рис. 2.7

Эта диалоговая панель содержит две страницы, снабженные закладками с их названиями: Simulation Properties, Display Properties. Каждая из этих страниц содержит соответствующую группу параметров, представленных в виде таблицы. Чтобы изменить значение параметра, следует активизировать соответствующее поле таблицы, поместив на него курсор и щелкнув левой кнопкой мыши, а затем воспользоваться кнопкой управления выпадающим списком значений или, если параметр имеет два состояния ("включено/выключено"), щелкнуть левой копкой мыши на поле индикатора состояния. Для некоторых параметров требуемое значение может быть введено непосредственно с клавиатуры. Содержание страниц в диалоговой панели параметров моделирования зависит от выбранного семейства ПЛИС и языка описания HDL. Рассмотрим подробнее эти параметры для случая использования семейств ПЛИС CPLD и средств синтеза XST Verilog.

На странице Simulation Properties представлены общие параметры процесса моделирования. Параметр Custom Do File позволяет указать название командного файла, который будет выполняться при активизации средств моделирования в дополнение к файлу, формируемому автоматически пакетом Web PACK ISE. Название командного файла может быть введено непосредственно с клавиатуры после активизации поля редактирования значения этого параметра или выбрано при использовании стандартной диалоговой панели открытия файла, которая выводится при нажатии кнопки с пиктограммой в виде многоточия "...".

Значение параметра Use Automatic Do File разрешает или запрещает автоматиче­ское создание и исполнение командного файла, который содержит директивы ком­пиляции всех Verilog-файлов проекта, активизации процесса моделирования и ото­бражения его результатов.

Параметр Simulation Run Time устанавливает длительность интервала моделиро­вания, которое выполняется автоматически в пакетном режиме. Значение этого параметра указывается с помощью клавиатуры после активизации соответствую­щего поля редактирования. По умолчанию длительность интервала моделирования принимается равной 1000 нc.

На странице Display Properties, изображенной на рис.2.8, представлены параметры, управляющие отобра­жением окон программы моделирования ModelSim при ее активизации. При запуске средств моделирования непосредственно из управляющей оболочки пакета WebPACK ISE автоматически открываются только те окна ModelSim, для ко­торых соответствующий параметр установлен в состояние "включено". Параметр Signal window определяет режим отображения окна сигналов, Wave window - окна временных диаграмм, Structure window - окна структуры проекта, Source window -окна исходного кода, List window - окна табличной формы результатов моделирова­ния, Variables window - окна переменных, Process window - окна процессов, Data Flow window - окна трассировки сигналов. По умолчанию в начале сеанса модели­рования автоматически открываются окна сигналов, временных диаграмм и струк­туры проекта. Выполнив необходимые изменения параметров процесса моделирования, следует подтвердить их нажатием клавиши ОК.

Рис. 2.8

1.1.3. Выполнение функционального моделирования проекта с помощью программы ModelSim

Характеристики

Тип файла документ

Документы такого типа открываются такими программами, как Microsoft Office Word на компьютерах Windows, Apple Pages на компьютерах Mac, Open Office - бесплатная альтернатива на различных платформах, в том числе Linux. Наиболее простым и современным решением будут Google документы, так как открываются онлайн без скачивания прямо в браузере на любой платформе. Существуют российские качественные аналоги, например от Яндекса.

Будьте внимательны на мобильных устройствах, так как там используются упрощённый функционал даже в официальном приложении от Microsoft, поэтому для просмотра скачивайте PDF-версию. А если нужно редактировать файл, то используйте оригинальный файл.

Файлы такого типа обычно разбиты на страницы, а текст может быть форматированным (жирный, курсив, выбор шрифта, таблицы и т.п.), а также в него можно добавлять изображения. Формат идеально подходит для рефератов, докладов и РПЗ курсовых проектов, которые необходимо распечатать. Кстати перед печатью также сохраняйте файл в PDF, так как принтер может начудить со шрифтами.

Список файлов книги