Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 2)

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО КОММУТАЦИИ

ВГК

ВТ_и

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО КОММУТАЦИИ

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО КОММУТАЦИИ

От УУ

СТ_и

Рис. 4.8. Структура блока.

Рассмотрим структурную схему БЛОКА ЦИКЛОВОГО ВЫРАВНИВАНИЯ И КОММУТАЦИИ:

1. Запоминающее устройство коммутации, предназначено для коммутации входных каналов (запись информации ведется последовательно, а считывание происходит в соответствии с картой коммутации), одновременно с коммутацией происходит временное уплотнение входящих групповых каналов. Для выравнивания предусмотрено наличие трех запоминающих устройств коммутации, при заполнении одного из них информацией нескольких (не всех) каналов автоматически начинается заполнение следующего и т.д.

2. Запоминающее устройство адреса, предназначено для хранения номеров (адресов) коммутируемых каналов.

1. ФУНКЦИОНАЛЬНАЯ СХЕМА ЗАПОМИНАЮЩЕГО УСТРОЙСТВА КОММУТАЦИИ.

Для обеспечения указанных выше функций запоминающее устройство коммутации должно записать информацию всех 256^ти каналов за один цикл, т.е. должно обладать емкостью:

256 * 8 [бит] = 2048 [бит]. (4.1)

Организация запоминающего устройства коммутации зависит от режима работы:

1. При записи данное запоминающее устройство представляет собой восемь ОЗУ с разрядной организацией, в каждое из которых записывается информация соответствующая входящему групповому каналу синхронно со своей выделенной тактовой частотой и цикловым синхросигналом. Емкость каждого из ОЗУ:

32 * 8 [бит] = 256 [бит]. (4.2)

1. При считывании запоминающее устройство коммутации представляет собой одно ОЗУ со словарной организацией (емкостью 256*8 [бит]). В каждой ячейке ОЗУ содержится информация одного информационного канала. Следовательно, все восемь разрядов каждого из информационных каналов можно считывать одновременно по параллельному каналу. Таким образом, одновременно с коммутацией осуществляется уплотнение восьми групповых каналов в один общий групповой канал, передаваемый по параллельной шине, что позволяет снизить внутреннюю скорость передачи данных до 2,048 Мбит/с.

Структурно схему запоминающего устройства коммутации можно представить в виде восьми ОЗУ емкостью 256 бит каждая, выходы которых объединены общей параллельной шиной, а на входы каждого из ОЗУ поступают соответствующие групповые каналы и выделенные тактовые импульсы. Такая схема представлена на рисунке 4.9.

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО КОММУТАЦИИ

чтение/запись

Адрес чтения

• ВГК

• ВТ_и

• Параллельная шина

Рис. 4.9. Структурная схема запоминающего устройства коммутации.

Рассмотрим функциональную схему одного из восьми ОЗУ (см. рис. 4.10), она включает в себя:

1. Счетчик тактовых импульсов, предназначенный для формирования адреса в режиме записи (Сч2).

2. Дешифраторы строк и столбцов, предназначенные для правильного функционирования матрицы памяти (D).

3. Мультиплексор, предназначенный для переключения считывания адреса столбца от счетчика в режиме записи или от запоминающего устройства адреса (ЗУА) в режиме считывания (М).

4. Н

   ВГК

   У «О»

   Выбор ЗУ

   Р_з/сч

   ОЗУ

   8*32

   D_ст

   А1 А2 А3 А4 А5

   ДD_стр

   А1

   А2

   А3

   Сч2

   Q1

   Q2

   Q3

   Т

   R

   M

   D1D2 D3 D4 D5

   А

   От ЗУА

   Q1Q2Q3Q4Q5

   Cч2

   Т

   R

   Р8

   D1D2 D3 D4 D5

   ВТ_и

   Параллельная шина

   епосредственно матрица памяти, состоящая из 256^ти элементов (8*32).

Рис. 4.10. Функциональная схема ОЗУ запоминающего устройства коммутации.

Принцип работы данной схемы состоит в следующем:

1. В режиме записи (Р_з/сч=1) мультиплексор подключает к дешифратору столбцов старшие 5 разрядов счетчика адреса, 3 младшие разряда счетчика подключены к дешифратору строк. ЗУ в этом режиме имеет разрядную организацию.

2. В режиме считывания (Р_з/сч =0) мультиплексор подключает к дешифратору столбцов ЗУА, а дешифратор строк при этом отключается и ОЗУ приобретает словарную организацию каждые из восьми элементов памяти входящих в состав столбцов матрицы памяти образуют ячейку памяти и считываются параллельно.

1. ФУНКЦИОНАЛЬНАЯ СХЕМА ЗАПОМИНАЮЩЕГО УСТРОЙСТВА АДРЕСА.

Запоминающее устройство адреса предназначено для хранения адреса входящего канала, который поступает на выход в момент поступления станционного тактового импульса, соответствующего номеру исходящего канала. Каждому из восьми ОЗУ, рассмотренных выше соответствует отдельное запоминающее устройство адреса, т.е. каждому входящему групповому каналу соответствует свое запоминающее устройство адреса (см. рис. 4.11).

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО АДРЕСА

чтение/запись

Рис. 4.11. Структурная схема запоминающего устройства адреса.

Для обеспечения правильного функционирования схемы необходимо запомнить адрес входящего канала, который состоит из 5^ти разрядов:

2⁵ = 32. (4.3)

Но для функционирования УСТРОЙСТВА УПРАВЛЕНИЯ нужно знать о состоянии канала в любой момент времени, для этого разрядность запоминающего устройства адреса необходимо увеличить на 1 бит, который отображает состояние канала («1 » – канал занят; «0 » – канал свободен). Этот разряд так же может управлять состоянием выходной ячейки ОЗУ, при появлении в данном разряде «0 » выходная ячейка ОЗУ переходит в третье состояние (для этого выходные ячейки ОЗУ должны быть построены по соответствующей схеме). Следовательно, данное запоминающее устройство должно обладать емкостью:

32 * 6 [бит] = 192 [бит]. (4.4)

Запоминающее устройство адреса имеет словарную организацию, как при записи информации, так и при считывании (одно слово обладает разрядностью 6 бит). Функциональная схема данного устройства представлена на рисунке 4.12.

Выбор ЗУ

Т_и

Р_з/сч

на ОЗУ

ОЗУ

6*32

Р_з/сч

&

У «О»

На УСТРОЙСТВО УПРАВЛЕНИЯ

Рис. 4.12. Функциональная схема запоминающего устройства адреса.

Функциональная схема запоминающего устройства адреса состоит из:

1. Матрица памяти 6*32, предназначенная для хранения адреса коммутируемого канала.

2. Дешифратора столбцов (D), предназначенного для правильного функционирования матрицы памяти.

3. Счетчика тактовых импульсов (Сч2), предназначенного для формирования адреса считываемой или записываемой информации.

4. Схемы совпадения, предназначенной для формирования сигнала считывания из ОЗУ коммутации.

Работает устройство следующим образом:

1. В режиме записи (запись ведется, как в адресное ЗУ, так и в ЗУ коммутации), в соответствии с тактовыми импульсами записывается информация об адресе коммутируемого канала и его состоянии на данный момент. Информация поступает от УСТРОЙСТВА УПРАВЛЕНИЯ в виде 6^ти разрядных слов.

2. В

   Сигнал считывания на ЗУК

   Сигнал считывания на ЗУА

   t

   t

   Т_и

   Т_и

   Т_и

   - Считывание разрешено

   режиме считывания информации адрес коммутируемого канала должен поступить немного раньше начала считывания информации из запоминающего устройства коммутации, для этого необходима схема совпадения, формирующая сигнал разрешения чтения на запоминающее устройство коммутации. Так как сигнал разрешения чтения для запоминающего устройства адреса является постоянным, а информация на выходе обновляется благодаря счетчику тактовых импульсов, постоянно меняющему адрес считывания; то при включении схемы совпадения тактового импульса и сигнала разрешения чтения, на выходе этой схемы будет формироваться сигнал, соответствующий моменту поступления адреса на запоминающее устройство коммутации. Следовательно, при подаче этого сигнала на запоминающее устройство коммутации, в качестве сигнала разрешения чтения, чтение из этого устройства будет производиться в нужный момент времени. Временные диаграммы, поясняющие работу схемы совпадения представлены на рисунке 4.13.

Рис. 4.13. Временные диаграммы, поясняющие принцип работы, устройства совпадения.

1. КОММУТАЦИОННЫЙ ЭЛЕМЕНТ.

Введем понятие коммутационного элемента. Коммутационный элемент - это совокупность запоминающего устройства адреса и ОЗУ запоминающего устройства коммутации, функциональная схема коммутационного элемента представлена на рисунке 4.14. Схема БЛОКА ЦИКЛОВОГО ВЫРАВНИВАНИЯ И КОММУТАЦИИ содержит двадцать четыре коммутационных элемента, т.е. по три на каждый из входящих групповых каналов.

1. ФУНКЦИОНАЛЬНАЯ СХЕМА БЛОКА ФОРМИРОВАНИЯ ИСХОДЯЩИХ КАНАЛОВ

Б

БЛОК ФОРМИРОВАНИЯ ИСХОДЯЩИХ КАНАЛОВ

ЗУ₁

ЗУ₂

Р_з/сч

• параллельная шина

• исходящие групповые каналы

ЛОК ФОРМИРОВАНИЯ ИСХОДЯЩИХ ГРУППОВЫХ КАНАЛОВ, предназначен для формирования 8^ми каналов стандарта ИКМ - 30/32 из поступающего на его вход уплотненного во времени и разнесенного в пространстве скоммутированного канала. Для обеспечения непрерывного формирования каналов блок нуждается в двух запоминающих устройствах, в каждый момент времени из одного идет считывание, а в другой идет запись. Структурная схема такого блока представлена на рисунке 4.15.

Характеристики

Список файлов реферата