Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

Y4=ACD*BD*BCD

Y5=ABC*BCD

Y6=BC*ABCD

Y7=B*AD*DC

Схема многополюсника.

A A B B C C D D

&

&

&

&

&

&

&

&

&

&

&

&

&

&

&

&

&

y1

y2

y3

y4

y5

y6

y7

Рис. 2

В связи с тем, что семисегментный индикатор, описанный в методическом пособии, работает по принципу свечения сегмента при подаче на него логического сигнала «О», а в САП Р Workbench v5.12 сегмент индикатора включен при подаче логического сигнала "1", необходимо скорректировать полученную схему многополюсника для ее введения в САПР (рис 3).

Скорректированная схема многополюсника.

A A B B C C D D

&

&

&

&

&

&

&

&

&

&

&

&

&

&

&

&

&

y1

y2

y3

y4

y5

y6

y7

Рис. 3

Моделирвание в САПР Workbench v5.12

Workbench многофункциональная программа, реализующая

имитационное моделирование при разработке электронных схем.

В комплект поставки программы входит библиотека элементов нескольких стандартных серий (по зарубежной классификации). В нашем примере мы ограничимся серией 74хх.

Сначала следует условно сгруппировать объекты схемы на элементах «и-не» по некоторым группам, каждая из которых будет «привязана» к конкретному экземпляру микросхемы. Например, четыре двухвходовых объекта «и-не» можно представить в виде одной микросхемы 7400 (рис.4).

7400

Рис.4

1А, 1В - сигнальные входы элемента «и-не»,

1Y — выход данного элемента (аналогично для 2,3,4);

VCC — вход питания; GND — земля.

Другие микросхемы, использованные в работе (рис.6): 7411 — три трехвходовых элемента «и»;

7410 — три трехвходовых элемента «не-и»;

7420 — два четырехвходовых элемента «не-и»;

7408 — четыре двухвходовых элемента «и»;

Все микросхемы имели общие «землю» и питание (5V).

В качестве источника сигнала можно было использовать различные устройства, но в целях упрощения схемы и улучшения наглядности, был использован один из стандартных инструментов программы WorkBench — Word Generator (рис.5).

Р

0000 XXXX

ис. 5 Word Generator, вид на схеме.

Word Generator позволяет синтезировать до шестнадцати разрядов логического сигнала («О» или «1») в соответствии с заданными пользователем условиями — правилами, последовательностью, частотой и т.д. Также, он позволяет производить пошаговую отладку схемы (подача единичного сигнала и остановка процесса моделирования для анализа), выбирать точки останова (breakpoints) и имеет заранее определенный набор установок (счетчик инкремента, счетчик декремента, сдвиговый счетчик и т.д.).

Вид окна Word Generator представлен на рис. 7.

В разрабатываемой системе через Word Generator задавались комбинации входных сигналов A,B,C,D (минтермы). Также, для упрощения

проектирования, сигналы !А, !В, !С, !D вводились в схему не через инвертор от основных сигналов, а через Word Generator. Для этого каждый разряд исходной комбинации А, В, С, D заменялся на соответствующую ему пару разрядов (Х,!Х).

7408

7410

7411

7420

Рис.6

Рис.7 Окно Word Generator.

Для выходной индикации результата использовался элемент «семисегментный индикатор» из комплекта стандартных устройств-индикаторов программы (рис. 8).

__a__

f I__g__ I b

e I_____ I c

d

A B C D E F G

Рис.8 Семисегментный индикатор

В работе были учтены различия в параметрах индикаторов: описанного в методическом пособии, и используемого в программе (различная нумерация сегментов, принцип работы отдельного сегмента).

Работа №5. ИССЛЕДОВАНИЕ
СТРУКТУРНЫХ СХЕМ РЕГИСТРОВ

Цель работы: изучение структуры и исследование работы регистров.

Регистром называется быстродействующее запоминающее устройство, предназначенное для хранения, приема и выдачи двоичных слов.

Регистр представляет собой совокупность триггеров, число которых соответствует количеству разрядов в двоичном слове, и вспомогательных схем, позволяющих дополнительно реализовать следующие
функции регистров:

установку регистра в нуль (запись нулевого слова);
прием-передачу слова с поразрядной инверсией;
сдвиг слова вправо или влево на заданное число разрядов;

прием-передачу с преобразованием последовательного кода слова
в параллельный и наоборот. (При реализации последовательного кода
все разряды слова передаются во времени последовательно один за, другим по одной шине, при реализации параллельного кода все разряды слова передаются одновременно, каждый по своей шине).

На рис. 5.1 представлены схемы регистров на триггерах типа D и
типа J-K с приемом и выдачей параллельных кодов слов.

В этой схеме, использующей однофазный прием входного слова,
имеется шина установки нуля. Перед записью информации в регистр все
триггеры одновременно сбрасываются в ноль сигналом «Уст.0», затем
сигнал «Вход», поданный на входы синхронизации всех триггеров, одно-
временно пропускает по входам D соответствующие разряды слова.

Выдача информации с регистра может быть осуществлена в од-
нофазной форме: прямым кодом (с прямых выходов триггеров) или
обратным кодом (с инверсных выходов), а также в, парафазной форме
(одновременно с обоих выходов каждого триггера, т.е. передачей од-
ного двоичного символа по двум шинам в прямой и инверсной форме.

В регистре на синхронных триггерах типа J-K можно реализовать
выполнение следующих поразрядных логических операций над преж-
ним содержание регистра и входным словом:

логического сложения (дизъюнкции)
логического умножения (конъюнкции)
сложения по модулю 2 (неравнозначности)

Здесь ­­– предыдущее содержимое i-го разряда регистра; –
соответствующий разряд входного слова; – новое содержимое i-го
разряда регистра.

Операция логического сложения выполняется передачей прямого
кода второго операнда на входы J-триггеров регистра без предвари-
тельного гашения первого операнда. Операция может быть использо-
вана для формирования в регистре n-разрядного кода из нескольких
малоразрядных кодов.

Операция логического умножения выполняется передачей обрат-
ного кода второго операнда на входы К-триггеров регистра без пред
варительного гашения первого операнда. Операция обычно использу-
ется для выделения части разряда кода.

Операция сложения по модулю 2 выполняется передачей прямого
кода второго операнда одновременно на оба входа J и К триггеров
регистра без предварительного гашения первого операнда. Операция
используется для сравнения операндов, признак совпадения — нуле
вой код результата.

Регистры, выполняющие операцию сдвига, называются сдвигающ-
ими регистрами.

По способу межразрядных связей сдвигающие регистры бывают с
однофазной передачей информации (на триггерах типа D) и с пара-
фазной передачей информации (на триггерах типа j-k).

IIo направлению сдвига регистры делятся на три типа: регистры,
сдвигающие вправо; регистры, сдвигающие влево; реверсивные сдви-
гающие регистры, которые в зависимости от управляющих сигналов сдвиг кодов или вправо, или влево. При наличии цепей
связей между младшим и старшим разрядами сдвигающие регистры
называются кольцевыми. Такие схемы удобны для исследования, об-
ладают свойством деления частоты входных сигналов и могут быть
использованы в качестве счетчиков.

На рис. 5.2, а представлена однофазная схема сдвигающего реги-
стра на D-триггерах, реализующая сдвиг кода влево. Шина «Уст. 0»,
на которую подается сигнал установки нулевого слова, связана со вхо-
дами R всех триггеров регистра.

Рассмотрим работу схемы в кольцевом режиме (выход триггера
старшего разряда регистра связан со входом триггера младшего раз-
ряда) при наличии в регистре двоичного кода 0001. С приходом сиг-
нала сдвига на входы синхронизации С всех D-триггеров происходит.
перезапись информации из каждого с-го разряда в (i – 1)-й разряд и
из1-го в 4-й (за счет кольцевой связи). После поступления первого
сигнала сдвига содержимое регистра представляет код 0010., после
второго сигнала сдвига — 0100 и т.д. (см. временную диаграмму на
рис. 5.3, а). После поступления четырех сигналов сдвига восстанав-
ливается начальное содержание регистра 0001.

На рис. 5.2, б представлена парафазная схема сдвигающего регистра, выполненная на триггерах типа J-К и реализующая сдвиг вправо. Межразрядная связь осуществляется соединением выходов и триггеров (i – 1)-го разряда со входами J и K соответственно триггера i-го разряда. Временная диаграмма работы схемы указана на рис.5.3, б.

Характеристики

Список файлов книги