01Глава I (561018), страница 2

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 2)

Рис. 1. Базовый элемент увеличения порога запирания и помехозащи-

диодно-транзисторной щенности схемы. Резистор R2 обеспечивает в

логики закрытой схеме достаточно большой ток через

смещающие диоды и повышает порог запирания схемы. Резистор R1 в статическом режиме служит для увеличения порога запирания схемы и уменьшения выходного сопротивления схемы в закрытом состоянии. Резистор R1 часто отсутствует в схеме.

Проиллюстрируем работу схемы, предположив, что логический нуль соответствует низкому потенциалу, а логическая единица - высокому потенциалу (положительная логика) и что хотя бы на один вход схемы подается низкий потенциал. В этом случае входной диод открыт, и ток через резистор R0 и этот диод вытекает из схемы. На базе транзистора VT1 создается низкий потенциал, и он находится в закрытом состоянии. При этом напряжение на коллекторе возрастает до величины E1-Ik0 R1≈E1 , соответствующей уровню логической единицы. Теперь предположим, что на все входы схемы поданы высокие потенциалы. В этом случае все входные диоды включены в обратном направлении и ток через резистор R0 и диоды VD2 поступает в базу транзистора, открывая его, и на выходе схемы

Рис. 2. Передаточная характеристика

логического элемента

устанавливается нулевой сигнал. Следовательно, схема при положительной логике выполняет операцию штрих Шеффера (И-НЕ).

Рассмотрим более подробно алгоритм анализа ДТЛ ИС для определения следующих параметров: уровней логического сигнала U0 и U1 (рис. 2 ), ширины активной области передаточной характеристики D, размаха логического сигнала активной области передаточной характеристики D, размаха логического сигнала UЛ , запаса функциональной устойчивости S, максимального коэффициента разветвления по выходу N, средней мощности рассеяния Р и величин задержки сигнала td .

1. Уровни сигналов, соответствующие логической единице и нулю, равны

где rП.К – сопротивление “подложка-коллектор”; UП.К –напряжение “подложка-коллектор”; UО.Э –напряжение перехода “база-эмиттер”.

Максимально допустимая величина входного нулевого сигнала

а минимально допустимая величина единичного сигнала

где k –постоянная Больцмана; Т –температура, К; q—заряд электрона.

2. Ширина активной области передаточной характеристики

3. Размах логического сигнала

4. Запас функциональной устойчивости:

для уровня логического нуля

для уровня логической единицы

5. Максимальный коэффициент разветвления по выходу.

Для насыщения транзистора требуется, чтобы выполнялось условие

β IБ >-IК . Если принять, что сопротивление rП.К очень мало, и , кроме того, пренебречь током, текущим через резистор R2 , то

Отсюда для выполнения условий насыщения потребуем, чтобы

6. Средняя мощность рассеяния.

В закрытой схеме мощность рассеивается только в резисторе R0 и на входных диодах VD1 :

В открытой схеме учитываются мощности, рассеиваемые в резисторах R0 , R1 и R2 :

Выражение для средней мощности, рассеиваемой ДТЛ-схемой, имеет вид

7. Задержка сигнала схемой.

Время установления при включении схемы определяется суммой времени задержки

и времени спада

где

Время установления при выключении схемы также определяется суммой времени задержки

и времени нарастания tn = 0,7 R1 C1 ,

где

τ22 – постоянная времени.

Добротность схемы

Данный тип интегральной схемы имеет два существенных недостатка: во-первых, в закрытом состоянии у нее довольно большое выходное сопротивление, определяемое величиной R1; во-вторых, в процессе выключения она не может обеспечить большого выходного тока для заряда нагрузочной емкости, в результате чего при увеличении емкостной нагрузки ее быстродействие резко уменьшается.

Эти недостатки можно устранить, если использовать в схеме сложный инвертор (более подробно о нем говорится в следующем параграфе) или диоды и транзистор Шоттки.

Диод, выполненный в виде перехода металл—полупроводник , называется диодом Шоттки. Так как у разных материалов работа выхода электронов неодинакова, поверхностный слой одного из материалов будет беднее электронами, чем поверхностный слой другого. Возникает разность потенциалов между металлом и полупроводником в зоне их контакта. Разность потенциалов создает барьер (барьер Шоттки) для перехода электронов в материал с более отрицательным поверхностным зарядом. Диод Шоттки является прибором, работающим на основных носителях заряда. Вследствие этого время рассасывания носителей в диоде Шоттки равно нулю, и его быстродействие определяется только барьерной емкостью. Включение диода Шоттки параллельно переходу коллектор - база транзистора типа p—n—p позволило получить транзистор Шоттки, отличающийся малым временем рассасывания носителей и улучшенной помехоустойчивостью в наихудших условиях—при большой нагрузке и высокой температуре.

Использование указанных свойств диодов и транзисторов Шоттки дало возможность создать логические ДТЛ ИС, способные конкурировать с ТТЛ-схемами. По сравнению с обычными ДТЛ-схемами ИС на приборах Шоттки обладают лучшими помехоустойчивостью (1,5 В) и задержкой на каскад (20 нс) . Кроме того, ДТЛ ИС на приборах Шоттки имеют большой коэффициент объединения по входу и за счет высокой скорости переключения и изменяющихся сопротивлений нагрузки в цепях коллекторов транзисторов потребляют в динамическом режиме значительно меньшую мощность, чем обычные ДТЛ—схемы.

2.2. БАЗОВЫЙ ЭЛЕМЕНТ ТРАНЗИСТОРНО-ТРАНЗИСТОРНОЙ ЛОГИКИ

Интегральные схемы транзисторно-транзисторной логики (ТТЛ ИС ) и транзисторно-транзисторной логики на приборах Шоттки (ТТЛШ) являются в настоящее время самыми распространенными логическими схемами, используемыми в устройствах вычислительных машин.

Основная ТТЛ ИС представляет собой многовходовую переключатель-

ную схему, электрическое (или логическое) состояние на выходе которой определяется логической комбинацией электрических состояний ее входа. ТТЛ ИС всех серий электрических совместимы друг с другом, и вычислительные устройства, выполненные на основе одной из них, могут быть непосредственно соединены с узлами, выполненными на основе другой, при условии соблюдения требований к нагрузочной способности схем.

Все ТТЛ работают от источников питания ЕП =5 В. Каждая схема на выходе может иметь два состояния: с низким выходным потенциалом (логический нуль), составляющим примерно 0,4 В, и с высоким выходным потенциалом (логическая единица), составляющим 2,4...4,5 В.

ТТЛ ИС обладают высоким быстродействием. Фронты сигналов их равны 4…6 нс, а задержки распространения сигналов - 8…20 нс. Диапазон входных напряжений схемы, при котором ее выходное состояние не определено, достаточно узок; выходной импеданс ТТЛ ИС мал (менее 80 Ом), что обеспечивает хорошую помехоустойчивость. Потребляемая мощность (около 20 МВт) относительно невелика. ТТЛ ИС имеют высокую нагрузочную способность. Количество входов схем ТТЛ, которое может быть подключено к выходу ТТЛ—схемы, для разных серий неодинаково, однако максимальная нагрузочная способность для серии 10 (мощная ТТЛ ИС позволяет подключить до 30 схем). Обычно ТТЛ ИС выпускаются в стандартных корпусах с количеством выводов 14, 16, 24 и предназначаются для работы в температурном диапазоне от -55 до +125 ºС.

Рис. 3. Базовый элемент транзисторно-транзисторной логики:

а - схема И-НЕ; б – тристабильная схема; в – схема ИЛИ

Схема базового элемента ТТЛ ИС приведена на рис. 3,а. Она содержит три основных каскада: входной, реализующий функцию И на транзисторе VT1, фазоразделительный с возможностью реализации на нем функции ИЛИ на транзисторе VT2 и резисторах R2, R3 и выходной инвертор на транзисторах VT3 и VT4.

Количество эмиттеров у многоэмиттерного транзистора VT1 может быть различным. Обычно максимальное число эмиттеров равно тринадцати. На рис. 3,а показано только три входа, поскольку трехвходовая схемы является базовой, используемой при построении большинства ИС.

При низком потенциале хотя бы на одном из входов схемы соответствующий эмиттерный переход многоэмиттерного транзистора VT1 открыт, и на базе транзистора VT2 поддерживается низкое напряжение, недостаточное для его отпирания.

При подаче высокого потенциала на все входы схемы эмиттерные переходы VT1 закрыты, и ток через коллекторный переход VT1 поступает в базу транзистора VT2 и открывает его. Это означает, что входной транзистор выполняет логическую функцию И для положительной логики.

В трехвходовой схеме, показанной на рис. 3, а, второй транзистор VT2 представляет собой фазоразделительный каскад, обеспечивающий парафазный сигнал для управления транзисторами VT3 и VT4. Сопротивления резисторов R2 и R3 примерно одинаковы и составляют 0,25…0,33 от сопротивления R1, и поэтому для насыщения транзистора VT2 от него не требуется большого усиления по току.

В том случае, когда транзистор VT1 пропускает в базу VT2 управляющий ток (т.е. когда на все входы схемы поданы высокие потенциалы), напряжение на эмиттере VT2 (в точке Э) может возрасти только до величины UБ.Э3 , а напряжение на коллекторе VT2 (в точке К) снизится до величины UБ.Э3 + UК.Э.Н2. Когда транзистор VT1 отключает управляющий базовый ток транзистора VT2, через резисторы R2 и R3 протекает только ток утечки, поэтому напряжение в точках Э и К близки соответственно нулю и напряжению питания.

Логическая встроенная функция ИЛИ может быть выполнена при параллельном соединении двух и более подобных фазоразделительных каскадов. Если на все входы хотя бы одного из многоэмиттерных транзисторов подано высокое напряжение, то соответствующий ему фазоразделительный транзистор будет открыт. Для выключения фазоразделительного каскада необходимо на все его входы подать нулевое или близкое к нулю напряжение. Количество подключаемых схем И в такой схеме ИЛИ ограничено величиной тока утечки каждого из фазоразделительных транзисторов. При большом их количестве суммарный ток утечки может вызвать такое возрастание напряжения в точке Э, при котором выходной транзистор VT4 будет находиться на грани отпирания, что приведет к неправильному функционированию каскада.

Рассмотрим работу выходного каскада, выполняющего функцию инвертора. При низком потенциале хотя бы на одном из входов схемы соответствующий эмиттерный переход транзистора VT1 открыт, и на базе транзистора VT2 поддерживается низкое напряжение, недостаточное для его отпирания. Транзисторы VT2 и VT3 закрыты, транзистор VT4 и диод VD1 открыты и обеспечивают на выходе высокое напряжение. При высоком потенциале на всех входах схемы эмиттерные переходы VT1 закрыты, и ток через коллекторный переход поступает в базу транзистора VT2. Транзисторы VT2 и VT3 открыты, и на выходе схемы устанавливается низкое напряжение. Транзистор VT4 и диод VD1 при этом закрыты, так как разность потенциалов между коллекторами VT2 и VT3 недостаточна для отпирания цепи VT4 – VD1.

Резистор R4 служит для ограничения тока выходного каскада во время выключения схемы, когда транзистор VT3 еще находится в режиме насыщения, а транзистор VT4 уже открылся. Диод VD1 включается в выходной каскад для того, чтобы обеспечить запирание транзистора VT4 при низком напряжении на выходе. В противном случае эммиттерный ток транзистора VT4 вызвал бы повышение низкого напряжения на выходе.

Tак как в базовом элементе ТТЛ ИС низкое напряжение появляется на выходе схемы при подаче на все входы высоких потенциалов, то он выполняет операцию И-НЕ для положительной логики, т . е.

Характеристики

Список файлов книги