05Глава 4 (558144), страница 3

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

Параллельный расширитель.

Для реализации сложных логических функций, в ДНФ которых входит более пяти термов, целесообразно применение параллельных логических расширителей, позволяющих совместно использовать термы (либо все, либо оставшиеся нераспределенными) смежных макроячеек. Одна цепочка параллельных расширителей может включать до четырех макроячеек, обеспечивая, таким образом, возможность реализации логической функции, имеющей до двадцати термов.

Организация цепочки параллельных расширителей иллюстрируется на рис. 4.16.

В пределах каждого Л Б, содержащего 16 макроячеек, может быть организовано две цепочки параллельных расширителей: одна на макроячейках с номерами от 1 до 8, другая на макроячейках с номерами от 9 до 16. При этом каждая из них начинается с макроячейки, имеющей меньший номер.

Рис. 4.16 Организация цепочки параллельных расширителей

Задержка в формировании выходного значения логической функции, в ДНФ которой входит 20 термов, реализованной с использованием параллельных

расширителей на СБИС МАХ 7032-5, составит: г = i_MD +3 * т_РЕХР ⁺ Т_с.омв =1.5+3*0.8+0.8=4.7нс, где: f_LAD -задержка формирования выходного сигнала матрицами "И", "ИЛИ";

Т_РЕХР - задержка распространения сигнала в цепи параллельного логического расширителя (от выхода матрицы "ИЛИ" i-ой макроячейки до выхода матрицы "ИЛИ" 0+1)-ой макроячейки); Тсомв " задержка передачи сигнала с выхода матрицы "ИЛИ" на выход макроячейки.

Разделяемый расширитель.

Для реализации сложных логических функций с большим количеством переменных, целесообразно использование разделяемых логических расширителей. Разделяемый логический расширитель формирует терм, инверсное значение которого передается матрицей размещения термов в локальную программируемую матрицу "И" и может быть использовано в любой макроячейке данного ЛБ.

Отметим, что каждая макроячейка содержит только один разделяемый расширитель.

Блок ввода/вывода

Блок ввода/вывода позволяет для каждого вывода СБИС задавать свой режим работы: вход; выход; выход с открытым коллектором (только для СБИС MAX 7000S); двунаправленный.

Блок ввода/вывода содержит (см. рис. 4.17) набор выходных буферов (BUF) и набор программируемых мультиплексоров MS. Число выходных буферов и программируемых мультиплексоров, содержащихся в БВВ, зависит от типа корпуса и числа выводов СБИС и лежит в пределах от 6 до 12.

Выходной буфер имеет: вход установки скорости переключения; вход установки режима "открытый коллектор" (только для СБИС MAX 7000S); вход разрешения работы (ОЕ).

Скорость переключения буфера (низкая, высокая) устанавливается на этапе программирования СБИС. Низкая скорость переключения обеспечивает уменьшение импульсных шумов в системе, но приводит к дополнительной (порядка 4 не) задержке в формировании фронтов выходного сигнала.

Режим "открытый колллектор", при котором выход буфера является выходом с открытым коллектором, также устанавливается на этапе программирования СБИС.

Рис. 4.17 Структура блока ввода/вывода

Программируемый мультиплексор позволяет коммутировать на вход разрешения работы выходного буфера: постоянный логический нуль, при этом выход буфера находится в Z состоянии; постоянную логическую единицу, при этом буфер открыт; один из шести глобальных сигналов разрешения вывода (ОЕ[6...1]), обеспечивающих работы выводов СБИС в режиме вход/выход.

На информационный вход выходного буфера подается выходной сигнал связанной с ним макроячейки.

Сигнал с вывода СБИС поступает в ПМС и в цепь быстрого ввода макроячейки, связанной с данным выводом.

Основные параметры СБИС.

В табл. 4.2 приведены рекомендуемые рабочие параметры СБИС ПЛ семейства MAX 7OOOE(S).

СБИС семейства MAX 7000E(S), за исключением СБИС, выполненных в корпусах 44-PLCC, 44-PQFP, 44-TQFP, позволяют использовать два питающих

напряжения: Vccint=5.0 В для внутренней логики и входных буферов; Vccio=(3.3 В либо 5.0 В) для выходных буферов. При Vccio=5.0 В выходные сигналы СБИС совместимы с системами, питающимися от 5.0 В, а при Vccio=3.3 В выходные сигналы СБИС совместимы с системами, питающимися как от 3.3 В, так и от 5.0В.

Табл.4.2

- для индустриального исполнения

СБИС семейства MAX 7000E(S) позволяют устанавливать режим быстродействия (Turbo-on, Turbo-off) как для всей СБИС в целом, так и для отдельных макроячеек. Установка режима Turbo-off обеспечивает 50% сокращение потребления энергии, а установка режима Turbo-on - возможность построения более быстродействующих устройств. Потребление энергии СБИС, зависящее от тактовой частоты работы, режима быстродействия, нагрузки выходов и т.д., можно оценить по формуле:

P=Pint+Pio = Iccactive * Vcc+Рio,

где Pio - зависит от нагрузки выходов СБИС.

ICCACTIVE = ^A-MCTON + ^B( MCDEV - MCTON )

+ C · MCUSED · fMAX · togLC

DEV

где: MCton ' ^числ0 макроячеек, работающих в режиме Turbo-on; MC

-число макроячеек в СБИС; MCused- число использованных в разработке макроячеек; f - максимальная тактовая частота работы устройства; togLC =

0.125; А, В, С - константы, приведенные в табл. 4.3.

Табл.4.3

4.3. Система автоматизированного проектирования MAX+PLUS II

Название системы MAX+PLUS II является аббревиатурой от Multiple Array Matrix Programmable Logic User System. Система MAX+PLUS II имеет средства удобного ввода проекта, компиляции и отладки, а также непосредственного программирования устройств. На рис. 4.18 представлена схема проектирования в рамках пакета MAX+PLUSII.

Рис. 4.18 Схема проектирования в рамках пакета MAX+PLUSH

Процедуру разработки нового проекта от концепции до завершения можно упрощённо представить следующим образом:

1. создание нового файла проекта или иерархической структуры нескольких
   файлов проекта с помощью любого сочетания редакторов в системе MAX+PLUS II,
   то есть графического, текстового и сигнального редакторов;

2. задание имени файла - проекта верхнего уровня в качестве имени проекта;

3. назначение семейства ПЛИС для проекта;

4. открытие окна компилятора Compiler и выбор кнопки Start для начала
   компиляции проекта. По желанию пользователя можно подключить модуль
   извлечения временных параметров проекта Timing SNF Extractor для создания
   файла, используемого при временном моделировании;

5. в случае успешной компиляции возможен временной анализ, для чего
   следует выполнить следующее:

• для проведения временного анализа задержек открыть окно Timing
Analyzer, выбрать режим анализа и нажать кнопку Start;

• для проведения симуляции нужно сначала создать векторной тестовый
вектор в файле канала тестирования (.scf), пользуясь сигнальным редактором,
или в файле вектора (.vec), пользуясь текстовым редактором. Затем открыть
окно отладчика Simulator и нажать кнопку Start;

1. открытие окна программатора Programmer с последующим выбором одного
   из двух способов: использование программатора MPU (Master Programming Unit)
   или подключение загрузочных устройств BitBlaster или ByteBlaster к устройству,
   программируемому в системе;

2. выбор кнопки Program для программирования устройств с памятью типа
   EPROM или EEPROM либо выбор кнопки Configure для конфигурации устройства с
   памятью типа SRAM.

ПО системы MAX+PLUS II содержит 11 приложений и главную управляющую программу. Различные приложения, обеспечивающие создание проекта, могут быть активизированы мгновенно, что позволяет пользователю переключаться между ними щелчком мыши или с помощью команд меню. В это же время может работать одно из фоновых приложений, например, компилятор, симулятор, анализатор синхронизации и программатор. Одни и те же команды разных приложений работают одинаково, что облегчает задачу разработки логического дизайна.

В таблице 4.4 приведено описание приложений.

Характеристики

Список файлов книги