Лабораторная работа 3: КМ-3. Лабораторная работа вариант 13

Задание 1.Подтвердите приведенные выше утверждения

1.1. С помощью системы моделирования DEEDS создайте проект RS NOR триггера. Обратите внимание, что начальное значение выходных сигналов триггера - X (неопределенно - см. диаграммы на рис. 1.2).

1.2. Подайте сигнал «1 » на вход S, а сигнал «0 » - на вход R. Тогда выходной сигнал Q=0, а на выходе NQ сигнал =1.. Это установка триггера в 1.

1.3. Подайте сигнал «1 » на вход R и сигнал «0 » - на вход S . На выходе Q появляется сигнал «0 » , на выходе NQ - сигнал «1 » . Это сброс триггера в 0.

1.4. Убедитесь, что когда оба входа S и R равны «0 » , триггер запоминает старое значение. Это режим хранения в триггере.

1.5. Если сигналы R = 1 и S = 1 одновременно подаются на входы триггера RS, то выходные сигналы будут Q = NQ = 0. Эта комбинация входных сигналов R = 1 и S = 1 называется запрещенной для RS NOR триггера . Запрет означает только то, что если после входной комбинации R = 1 и S = 1 подается комбинация R = 0 и S = 0, то появляются так называемые

гонки сигналов . Состояние, в которое переходит триггер, определяется соотношением задержек в его логических элементах. Некоторые триггеры в реальной схеме перейдут в состояние «1 » , другие «0 » .

Логический элемент(логический вентиль) имеет задержку распространения сигнала (Tpd). Для реальных элементов это случайная величина в диапазоне от Tpdmin до Tpdmax, определяемая нестабильностью технологического процесса их изготовления.

Время установки триггера RS в новое состояние в среднем составляет Tpd_rs = 2 * Tpd_gate ( рис.1.1).

Задание 2. Изучение работы RS триггера на элементах И-НE

2.1.Выполните все пункты задания 1 при моделировании работы RS триггера на элементах И-НЕ(RS NAND), схема и таблица функционирования которого представлены на рис.5.3.

Задание 3. Изучить блок ДИИДС- модель RS триггера (RS Latch).

.

В библиотеке встроенных блоков DEEDS имеется RS триггер

RS Latch (рис.5.4) с дополнительными инверсными установочными входами (PR) ̅ (preset) и сброса (CL) (clear).

Задание 4. Изучение синхронного RS-триггера(RS-Latch , синхронный RS триггер-защелка).

Для синхронизации времени переключения этого триггера( рис.5.5) предусмотрен сигнал синхронизации (тактовый ) C, активный уровень=1 которого позволяет переключать триггер в соответствии с комбинациями входных сигналов R и S (рис. 5.5).Эта схема при C = 1 ведет себя как обычный триггер RS NAND. Если C = 0, то триггер запоминает предыдущее состояние. и т.д.