DigitElectrLabsPart1 (1274907), страница 11
Текст из файла (страница 11)
Нарисуйте логическую схему, реализующую систему ФАЛ(4.4). Для обозначения логических операций используйте условные графическиеобозначения согласно ГОСТ 2.743-91.Используя разные комбинации включения переключателей SW0÷SW2, проверьтеправильность работы схемы. Результаты проверки занесите в таблицу:Входx2x1(SW2) (SW1)0000010110101111x0(SW0)01010101Выходz2z1z0(LED2) (LED1) (LED0)Сравните полученный результат с таблицей 4.4 (отметьте галочкой соответствующий результат).Таблицы совпадают — Таблицы не совпадают — Удалите USB–кабель из разъема 17 (см.
рис. 1.2).Работа виртуального прибора (Sub-VI–блока) продолжается?Да — Нет — Работа DE FPGA Board продолжается по заданному алгоритму?Да — Нет — 69Контрольное задание 2. Нарисуйте логическую схему с учетом того, что все уравнения системы ФАЛ 4.4 содержат общие членыe x1 · x0 и x2 · x0 . Для обозначениялогических операций используйте условные графические обозначения согласноГОСТ 2.743-91.Используя разные комбинации включения переключателей SW0÷SW2, проверьтеправильность работы схемы.
Результаты проверки занесите в таблицу:Входx2x1(SW2) (SW1)0000010110101111x0(SW0)01010101Выходz2z1z0(LED2) (LED1) (LED0)Сравните полученный результат с таблицей 4.4 (отметьте галочкой соответствующий результат).Таблицы совпадают — Таблицы не совпадают — Удалите USB–кабель из разъема 17 (см. рис. 1.2).Работа виртуального прибора (Sub-VI–блока) продолжается?Да — Нет — Работа DE FPGA Board продолжается по заданному алгоритму?Да — Нет — 70Контрольное задание 3. Нарисуйте оптимальную схему логического устройства, реализующую систему ФАЛ (4.5). Для обозначения логических операций используйте условные графические обозначения согласно ГОСТ 2.743-91.Используя разные комбинации включения переключателей SW0÷SW2, проверьтеправильность работы схемы.
Результаты проверки занесите в таблицу:Входx2x1(SW2) (SW1)0000010110101111x0(SW0)01010101Выходz2z1z0(LED2) (LED1) (LED0)Сравните полученный результат с таблицей 4.4 (отметьте галочкой соответствующий результат).Таблицы совпадают — Таблицы не совпадают — Удалите USB–кабель из разъема 17 (см.
рис. 1.2).Работа виртуального прибора (Sub-VI–блока) продолжается?Да — Нет — Работа DE FPGA Board продолжается по заданному алгоритму?Да — Нет — 71Объясните получившиеся результаты, сделайте собственные выводы (в письменнойформе):Работу выполнил студент гр.«»Оценка201/г.(балла(ов))Работу принял«»//201г.72/Глава 5ФУНКЦИОНАЛЬНО ПОЛНАЯСИСТЕМА ЛОГИЧЕСКИХЭЛЕМЕНТОВ5.1Принцип двойственностиПри сравнении таблиц истинности для операций И и ИЛИ (см.
раздел 2.1) легкозаметить, что если в условиях, определяющих операцию И, значения всех переменныхи самой функции заменить инверсией, а знак логического умножения — знаком логического сложения, получим постулаты, определяющие операцию ИЛИ, и наоборот (см.табл. 2.2, теоремы Де-Моргана):если x1 · x0 = z, то x̄1 + x̄0 = z̄;если x1 + x0 = z, то x̄1 · x̄0 = z̄.(5.1)Это свойство взаимного преобразования постулатов операций логического сложения иумножения носит название принципа двойственности.Важным практическим следствием принципа двойственности является тот факт,что при записи логических выражений и, следовательно, построении логических схем,можно обойтись только двумя типами операций, например операциями И и НЕ илиоперациями ИЛИ и НЕ.5.1.1Функционально полная система логических элементовФункционально полной системой называется совокупность ЛЭ, позволяющая реализовывать логическую схему произвольной сложности.
Таким образом, системы двухэлементов И и НЕ, а также ИЛИ и НЕ наравне с системой из трех элементов (И,ИЛИ, НЕ) являются функционально полными. На практике широкое применение получили ЛЭ, совмещающие функции элементов указанных выше функционально полныхсистем. Это ЛЭ, реализующие операции штрих Шеффера (F14 в табл. 2.3, операцияИ-НЕ) и стрелка Пирса (F8 в табл. 2.3, операция ИЛИ-НЕ). По определению, каждыйиз этих ЛЭ также образует функционально полную систему.
Условные графическиеобозначения для операции И-НЕ приведены в табл.3.5, а для операции ИЛИ-НЕ втабл. 3.6.В качестве примера рассмотрим реализацию логических операций И, ИЛИ и НЕ сиспользованием только элемента ИЛИ-НЕ.Если ЛЭ 2ИЛИ-НЕ включен по схеме, показанной на рис. 5.1, то при подаче наего вход логической переменной A на его выходе получим логическое выражение вида73Рис. 5.1.
Реализация ЛЭ НЕ на элементе ИЛИ-НЕA + A, но согласно основным аксиомам алгебры–логики (см. табл. 2.2) можем записатьA + A = A. Таким образом, мы получили элемент, реализующий операцию логическогоотрицания (НЕ).Рис. 5.2. Реализация ЛЭ ИЛИ на элементах ИЛИ-НЕЕсли на входы ЛЭ ИЛИ-НЕ поданы логические переменные A и B, тогда на еговыходе получим выражение A + B. Для реализации операции конъюнкции получившееся выражение необходимо инвертировать, что можно реализовать, применив к немуоперацию отрицания (второй элемент ИЛИ-НЕ в структурной логической схеме нарис.
5.2). Таким образом, мы получили элемент, реализующий операцию конъюнкции(ИЛИ). Если на входы структурной схемы, изображенной на рис. 5.3, подать логиче-Рис. 5.3. Реализация ЛЭ И на элементах ИЛИ-НЕские переменные A и B, то на выходе мы будем иметь выражение A + B. Применяятеорему Де-Моргана к этому выражению, получим A + B = A · B, далее, последовательно применяя тождества из табл.2.2 к A и B, запишем A · B = A · B, т.е. даннаяструктурная схема (рис. 5.3) реализует операцию дизъюнкции (И).На основе аналогичных рассуждений можно показать выполнение основных логических операций с использованием только элемента И-НЕ.745.2Синтез логических схем в заданномбазисе логических элементовПри построении логических схем обычно не пользуются функционально полнойсистемой ЛЭ, реализующих все три основные логические операции: И, ИЛИ и НЕ.На практике с целью сокращения номенклатуры элементов пользуются функциональнополной системой элементов, включающей только два элемента, выполняющие операцииИ-НЕ и ИЛИ-НЕ, или даже только один из этих элементов.
Причем число входов этихэлементов, как правило, задано. Поэтому вопросы синтеза логических устройств взаданном базисе ЛЭ имеют большое практическое значение.На основании примеров, рассмотренных в параграфе 5.1.1, любую ФАЛ можно записать в требуемом базисе ЛЭ. При этом используются два технических приема: двойноеинвертирование исходного выражения или его части и применение теорем Де–Моргана.Если требуется привести ФАЛ к базису ЛЭ И-НЕ, то указанными приемами функция преобразуется к виду, содержащему только операции логического умножения иинверсии.
Далее она переписывается через условные обозначения операции И-НЕ. Аналогично поступают при преобразовании ФАЛ к базису ЛЭ ИЛИ-НЕ. В этом случае ввыражении оставляют только операции логического сложения и инверсии. Проиллюстрируем сказанное примерами.Пример 5.1 Синтезировать схему логического устройства, реализующую МДНФФАЛ (4.1), полученную в примере 4.2, в базисе двухвходовых логических элементов2И-НЕ (Штрих Шеффера).Решение. В первую очередь приведем МДНФ ФАЛ (4.1) к базису логических элементов Штрих Шеффера. Воспользуемся описанными выше техническими приемами.Перепишем выражениеz = x2 · x1 + x 2 · x0 + x 1 · x0в видеz = x2 · x1 + [x2 · x0 + x1 · x0 ].Дважды инвертируем выражение в скобкахz = x2 · x1 + [x2 · x0 + x1 · x0 ].Воспользуемся теоремами Де–Моргана и перепишем выражение в видеz = x2 · x1 + [x2 · x0 · x1 · x0 ].Операция вида A · B = A|B — называется Штрих Шеффера, т.
е. можем переписатьФАЛ следующим образом:z = x2 · x1 + [(x2 |x0 )|(x1 |x0 )].Аналогично, дважды инвертируем все выражение:z = x2 · x1 + [(x2 |x0 )|(x1 |x0 )].Применяем теоремы Де–Моргана:z = x2 · x1 · [(x2 |x0 )|(x1 |x0 )].75И окончательно получаем:z = (x2 |x1 )|[(x2 |x0 )|(x1 |x0 )].(5.2)Синтезируем схему логического устройства. Всего в выражение (5.2) входят пятьэлементов, реализующих логическую операцию 2И-НЕ. Однако нам необходимо выполнить еще и операцию инверсии для выражения, заключённого в квадратные скобки.Для этого потребуется еще один логический элемент 2И-НЕ, при помощи котороговыполним операцию НЕ.
Таким образом, всего потребуется шесть таких элементов.Синтезированная схема логического устройства показана на рис. 5.4.Рис. 5.4. Реализация ФАЛ в базисе логических элементов Штрих ШеффераПример 5.2 Синтезировать схему логического устройства, реализующую МКНФФАЛ (4.3), полученную в примере 4.2, в базисе двухвходовых логических элементов2ИЛИ-НЕ (Стрелка Пирса).Решение.Приведём полученную в примере 4.2 МКНФ (4.3) к логической операции СтрелкаПирса. Воспользуемся законом ассоциативности и дважды инвертируем выражение вквадратных скобках:z = (x2 + x1 ) · [(x2 + x0 ) · (x1 + x0 )].Используя теремы Де–Моргана, перепишем это выражение в виде:z = (x2 + x1 ) · [(x2 + x0 ) + (x1 + x0 )].Операция вида A + B = A ↓ B — называется Стрелка Пирса, перепишем ФАЛ следующим образом:z = (x2 + x1 ) · [(x2 ↓ x0 ) ↓ (x1 ↓ x0 )].По аналогии с примером 5.1 дважды инвертируем полученное выражение:z = (x2 + x1 ) · [(x2 ↓ x0 ) ↓ (x1 ↓ x0 )] = (x2 + x1 ) + [(x2 ↓ x0 ) ↓ (x1 ↓ x0 )].Окончательно получим:z = (x2 ↓ x1 ) ↓ [(x2 ↓ x0 ) ↓ (x1 ↓ x0 )].76(5.3)Рис.
5.5. Реализация ФАЛ в базисе логических элементов itСтрелка ПирсаСинтезируем схему логического устройства. Всего в выражение (5.3) входят пятьэлементов, реализующих логическую операцию 2ИЛИ-НЕ. Кроме этого потребуетсяеще один элемент 2ИЛИ-НЕ для реализации операции инверсии над частью выражения, заключённого в квадратных скобках, т. е. всего необходимо шесть элементов.Синтезированная схема логического устройства показана на рис. 5.5.Лабораторная работа №4.Создание логической схемы в заданномбазисе логических элементовЦель работы: Целью лабораторной работы является создать в LabVIEW логическуюсхему, реализующую фукцию алгебры–логики в заданном базисе логических элементов.
Результаты проектирования проверить на оценочном модуле DE FPGA ипри помощи виртуального тестера.Задание на проектирование: 1. Создать в системе графического проектированиясхему, представленную на рис. 5.4, реализующую ФАЛ (5.2). Проверить работоспособность схемы при помощи оценочного модуля DE FPGA Board.2. Создать в системе графического проектирования схему, представленную нарис. 5.5, реализующую ФАЛ (5.3). Проверить работоспособность схемы припомощи виртуального тестера.Входные переменные x2 , x1 , x0 должны задаваться при помощи движковых переключателей SW2, SW1, SW0 соответственно. Состояние выходного сигнала (z)должно отображаться при помощи светодиода LED0.Выполнение задания: Включите персональный компьютер и подайте питание на образовательную платформу NI ELVIS II+ с установленной на ней платой DE FPGABoard. Создайте в своей рабочей директории папку с именем Lab04.При выполнении заданий воспользуйтесь логическими элементами Not And иNot Or, входящими в палитру Boolean.77ЛР4.1.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
