Минаев Е.И. - Основы радиоэлектронники (1266569), страница 71
Текст из файла (страница 71)
В первом случае это соответствует записи числа 0 в виде 0000, а во втором — записи !5 в виде 1111, После прихода восьми импульсов Яр=Я~в - с)с — — 0 и Яр=1, Следовательно, числа записываются в обратном порядке — последний разряд является высшим. В интегральном исполнении выпускаются 4-, 8- и 12-разрядные счетчики. Счетчики одновременно являются и делителями частоты в 2н раз, где п — число разрядов. а) Р У е Х е 7 Н Я Ф г) гунн Н М р, Рнс. 14.47.
Двоичный счетчик: а — структурная скема; б — аременнве диаграммы 23* у а е у а т а а м и и и и ат и Рнс, 14.4З. Декадный двоичный счетчик. а — структурная схема; Н вЂ” аременнйе аматраммм Описанный выше счетчик называется асинхронным или последовательным. В нем каждый последующий каскад считает после предыдущего. Десятичный счетчик. Десятичный счетчик состоит из декадных счетчиков, причем число декадных счетчиков равно максимальному разряду десятичных чисел, которые счетчик может считать, Каждый декадный счетчик является двоично-десятичным, Он считает в двоично-десятичном коде от 0 до 10. При поступлении на вход декадного счетчика десятого импульса все его выходы устанавливаются в нулевое состояние.
Схема декадного счетчика [201 показана на рис. 14.48,а, а временные диаграммы — на ряс. 14.48,б. Благодаря обратной связи инвертирующего выхода третьего триггера со входом первого триггера па входе первого триггера У=с"а=1, пока не пришел н не закончился восьмой импульс. После окончания восьмого импульса Юа=О. В соответствии с таблицей состояний у'К-триггера (табл. 14.3, а) выход первого триггера (на рис. 14.48,а второй справа) Я~— - О, так как для него У=Да=О; К=1. Второй триггер (на рис. 14.48,а третий справа) является Т-трн1тером, так как у него У=К=1=сопя(, и управляется он срезом импульса Оь В соответствии с временными диаграммами (рис.
14.48, б) его переключение произойдет лишь после 14-го импульса. Третий триггер имеет У=уа=Хв=О; К=К1=Кв=1. В соответствии с табл. 14.3, а по окончании десятого импульса он переключается в нулевое состояние срезом импульса Яс. Из временных диаграмм видно, что после десятого импульса выходы всех триггеров находятся в нулевом состоянии. Если вы- ход Яэ подать на вход С нулевого триггера следующего декадного счетчика, то на выходе этого триггера Я, становится равным 1 по окончании импульса Яз первого декадного счетчика.
Очевидно, что первый декадный счетчик считает единицы, а второй — десятки. Цифровой частотомер. Одним из важных применений десятичного счетчика является цифровой частотомер. Он работает следующим образом. Обычное гармоническое колебание, частота которого измеряется, превращается в колебание в виде прямоугольной волны, Для этого гармоническое колебание усиливается и ограничивается.
Прямоугольная волна подается на десятичный счетчик, считающий в течение 1 с или другого отрезка времени, кратного 1 с. Число прямоугольных импульсов, сосчитанных счетчиком за 1 с, равно измеряемой частоте. Точность частотомера зависит от точности временнбго интервала, в течение которого ведется счет прямоугольных импульсов.
Поэтому в качестве временнбго интервала используется полупериод колебания, полученного в результате деления частоты генератора, стабилизированного кварцем. 14.23. ЗАЙОЛАИНАЮЩИЕ УСТРОЙСТВА В ЭВМ используется запоминание цифровой информации. Например, на перфолентах и перфокартах информация записывается пробиванием отверстий — перфорацией. Широко применяются устройства с памятью на магнитной ленте, магнитных дисках и барабанах.
В данном разделе рассматриваются только все более широко применяемые полупроводниковые запоминающие устройства, использующие в качестве ячеек памяти диоды, а также биполяриые и униполярпые транзисторы. По времени хранения информации запоминающие устройства делятся на постоянные (ПЗУ) и оперативные (ОЗУ). В ПЗУ информация хранится длительное время и сохраняется при выключении источников питания.
В ОЗУ информация записывается и сохраняется лишь во время работы ЭВМ. Выключение питания разрушает записанную в ОЗУ информацию. Постоянные запоминающие устройства. На рис. 14.49 показано запоминающее устройство с диодной матрицей, имеющей восемь строк и четыре столбца. Подача адресного слова СВА на вход дешифратора адреса создает единичное напряжение на одном из его выходов.
Например, при подаче адресного слова 000 создается напряжение на выходе Хм Все ячейки диодной матрицы содержат диоды, но некоторые диоды отключены, например, пережнганием плавких вставок при записи информации в ПЗУ. При подаче адресного слова, например 001, возникает напряжение на горизонтальном проводе Х~ и через диоды ГОЛ, П7Н и П>!О появляется напряжение на выходах ум у~ и уо, что соответствует записанному четырехразрядному слову 1011, появляющемуся на вертикальных выходных проводниках.
357 Рис. 14.49, Схема ПЗУ с трехразряд- иым адресом, передаваемым на го- ризоятальные провода матрицы Рис. !4.50. Схема матрицы ПЗУ с пятиразрядным адресом, передаваемым на горизонтальные и вергннальные провода матрицы Вместо диодных запоминающих ячеек в матрицах памяти обычно применяются ячейки на полевых транзисторах: р-МОП, а-МОП н КМОП. При использовании МОП-транзисторов к горизонтальным проводам Х,— Хг подключаются затворы транзисторов.
Истоки всех транзисторов подключаются к земле. Стоки транзисторов подключаются к вертикальным проводам матрицы Уо — Уз. Нижний провод, соединяющий все резисторы, в случае применения транзисторов подключается ие к земле, а к источнику питания. На рис. 14.50 приведена схема матрицы ПЗУ, в котором адресное слово разбито на две части и подается как на горизонтальные, так и на вертикальные провода матрицы. Такая организация памяти более выгодна при очень большом числе адресов.
В качестве ячеек памяти можно использовать схемы И-НЕ с двумя входами, подключаемыми к проводам Х и У в точках их пересечения. Выходы всех схем И-НЕ подключаются параллельно. В качестве параллельно подключенных логических схем И-НЕ можно использовать схемы со свободным коллектором, образующие логическую функцию монтажное ИЛИ. При этом логические схемы, на которые не подан разрешающий импульс, имеют бесконечное выходное сопротивление. Запись в ячейку памяти осуществляют различными способами, например пережиганием эмиттерных выводов на входы схемы И-НЕ или неподключением эмиттеров к проводам Х и У в точке пересечения. Устройство работает следующим образом. В результате дешифрации адреса появляются напряжения на одном горизонтальном и на одном вертикальном проводах матрицы. Это приводит к ззв тому, что на общем выходе схем И-НЕ появляется 0 или 1 в за. висимостн от того, подключены или не подключены эмиттерные входы в точке пересечения.
Очевидно, что одна матрица способна сохранять один разряд информации для каждого адреса и требуется л матриц для записи п-разрядных слов в памяти. Общее число п-разрядных слов, хранящихся в ПЗУ данного типа, равно 2" 2'=2(»»В, где А и ! — число входов дешифраторов горизонтальных и вертикальных проводов; 2" и 2' — число горизонтальных н вертикальных проводов. Для рис. 14.50 А=З; 1=2. Следовательно, 2» 2'=2'2'=32.
Применяемые в микроЭВМ ПЗУ обычно имеют значительно большую память. Например, при 1=7, 1=4 н п=8 ПЗУ хранит 2048 восьмиразрядных слов. При этом число входных адресных линий Й+1=11, число горизонтальных проводов в матрице 2г=!28, число вертикальных проводов 2'=16, а число матриц 8. При А=б, 1=5 и л=8 ПЗУ также хранит 2048 восьмиразрядных слов, имеет одинаковое число выводов й+1=11 и занимает такую же площадь. Программируемые ПЗУ.
Описанные выше ПЗУ обычно программируются изготовителем. В них изготавливаются все ячейки памяти, днодные или транзисторные, а необходимые подключения !или неподключения) выполняются на завершающей стадии изготовления в процессе металлизации с помощью металлизационных масок. Выпускаются также ПЗУ, программирование которых осуществляет не изготовитель, а потребитель, например, пережиганием соответствующих перемычек в ячейках памяти. ПЗУ, программируемые потребителем, называются программируемыми. Репрограммируемые, или перепрограммируемые ПЗУ. Существуют ПЗУ, которые потребитель может перепрограммировать несколько раз, например ПЗУ с ячейками памяти на МОП-транзисторах с изолированным затвором, конструктивно выполненным внутри изолирующего материала.
Электрический заряд, создаваемый на таком затворе при программировании ПЗУ, может сохраняться годами. Перед новым программированием заряды снимаются ультрафиолетовым облучением. Выпускаются также «электрически» репрограммируемые ПЗУ, не требующие облучения. Оперативные запоминающие устройства. В ОЗУ обычно используют адресную матрицу, аналогичную показанной на рис, 14,50. В качестве элементарных ячеек памяти используются статические н динамические запоминающие элементы, хранящие двоичную единицу информации.
Ячейкой памяти обычно называют не элементарную ячейку— элемент памяти, а набор из элементов памяти, хранящий все слово, состоящее из 8, 16 или 32 двоичных разрядов. Столько же запоминающих элементов содержит ячейка памяти. Статические запоминающие элементы. Это простейшие триггеры на биполярных и полевых транзисторах. Ззв ачианмилиа-аааааа аъиммдалиа кмаиаа Рнс. 14.51.
Статический запоминаю. Рис. 14.52, Статический запоминаюший элемент на многоэмиттерных ший элемент иа МОП-транзисторах транзисторах Статический запоминающий элемент на биполярных мяогоэмиттерных транзисторах показан на рис. 14,51. При записи и считывании элемент активизируется подачей тактового напряжения высокого уровня на шины адреса Х и адреса у, к которым подключены два нижних эмиттера обоих транзисторов.
Это напряжение активизирует только данный элемент памяти, входящий в матрицу ОЗУ. Для записи единицы подается напряжение высокого уровня на верхний эмиттер транзистора гТ2. В результате он запирается, так как на его нижних эмиттерах уже есть активизируюпаее запирающее напряжение высокого уровня. С коллектора запертого транзистора УТ2 подается высокое напряжение на базу транзистора УТ! и отпирает его.
При записи единицы в данный элемент сигнал подается не только на верхний эмиттер транзистора УТ2, ио и на верхние эмиттеры транзисторов 1'Т2 других элементов памяти, Однако оно воздействует лишь на данный активизированный элемент памяти, так как другие УТ2 не могут закрыться, если они открыты напряжением низкого уровня на одном из эмиттеров, подключенных к адресной шине, и напряжением высокого уровня на базе. Для записи нуля в данный элемент памяти подается напряжение высокого уровня на верхние эмиттеры всех транзисторов нТ1, но при этом нуль записывается лишь в данный активизированный элемент матрицы. При считывании часть эмиттерпого тока открытого транзистора появляется на левом или правом проводе считывание-запись, что соответствует считыванию единицы или нуля.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
