Минаев Е.И. - Основы радиоэлектронники (1266569), страница 68
Текст из файла (страница 68)
Соединяя транзисторы последовательно, получают логический элемент И-НЕ, !4па. КОМНЛЕМЕНТАРНАЯ МОП-ЛОГИКА (КМОН-ЛОГИКА) На рис. 14.29 показана схема инвертора на комплементарных МОП-транзисторах. Верхннй транзистор \тТ2 является МОП-транзистором с каналом р-типа. Нижний транзистор имеет канал и-типа. Инвертор работает следующим образом. Когда А=О, нижний транзистор закрыт, а верхний — открыт, так как напряжение затвор — исток равно Π— 11„. Выходное напряжение прн этом близко к У„, что соответствует У=А=!. При 1/„=У„нижний транзистор открыт, а верхний — закрыт.
При этом 11„,„=0, что соответствует У=А=О. Из описания работы следует, что верхний транзистор является не только нагрузочным, но н активным. Поэтому оба транзистора могут иметь одинаковую геометрию и близкие характеристики с той лишь разницей, что один из них имеет канал р-типа, а другой — канал л-типа. Передаточная характеристика ннвертора подобна характеристике, показанной на рис.
14.28, но она имеет примерно в два раза более крутой средний участок, так как верхний транзистор работает так же активно, как нижний. Это повышает помехоустойчивость инвертора. Особенностью элемента КМОП-логики является то, что схема потребляет энергию во время переключения, когда работают оба транзистора и перезаряжают выходную емкость. В стационарных положениях О и 1 один из транзисторов открыт, а 'другой — за- 340' крыт.
Транзисторы включены последовательно,и цепьтока питания разорвана, если не учитывать ничтожно малого тока запертого транзистора. 14.17. сухчатлтОРы Сложение. Одной нз основных арифметических операций, выполняемых в ЭВМ, является сложение двоичных чисел. В качестве примера рассмотрим сложение двух четырехразрядных двоичных чисел: 0111 и 0101. В десятичной системе это числа 7 и б. При сложении имеем о!!! + 0101 1100 Как и для десятичных чисел, сложение начинают с меньшего разряда.
Сложение двух единиц низшего разряда дает 2псь но в двоичной системе получаются 0 в низшем разряде и перенос единицы во второй разряд. Таким образом, «сумма по модулю 2» в низшем разряде обозначается 5о=О и «перенос» Р,= 1. Аналогично во втором столбце сложения, отсчитываемом справа налево, имеем 5, = О и Р,= 1. В третьем столбце 5,= 1 и Р,= 1; в четвертом — 5а= 1 н Ра=О. В результате получаем число 12пс» записанное в двоичной системе как четырехразрядное число 1100.
Любое четырехразрядное число в двоичной системе записываетси как сУмма следУющих членов: С»2'+С»2'+С,2'+С,2с, где коэффициенты С; могут принимать значения 0 и 1. В рассматриваемом случае для двоичного числа, соответствующего полученной сумме 1100, имеем: С,=1, С,=1; С,=О и С,=О. В результате 1,2»+1.2»+О 21+0,2о 8+4 !2 Полусумматор. Простейшей арифметической операцией в ЭВМ является сложение двух одноразрядных чисел, принимающих два возможных значения: 0 и 1. Эта операция выполняется в устройстве, называемом полусумматором !рнс.
14,30,а). Суммируемые одноразрядные числа в виде логических уровней напряжения А и В подаются на входы логических элементов «Исключающее ИЛИ и Иж На выходе элемента Исключающее ИЛИ получает- ся сумма по модулю 2 — 5, равная нулю, когда А=В=О, а также когда А=В=1. При А=1 и В=О или А=О и В=1 5=1. Выход элемента И называется «переносом» и обозначается буквой Р. При А = =В=О; А=1 и В=О; А=О и В=1 перенос Р=О. При А= =В=1 перенос Р=1, что со- Рис. 14.30. Полусумматор: а — структурная скена; б — условное обо- внаяенее тсы ам Ч а! Р а Рис. !4.31. Полный однораарядный сумматор Рис.
14.32. Четыреараарядный сумматор 342 ответствует переносу единицы в следующий разряд. Нетрудно убедиться, что сумма по модулю 2 В=АЮВ=АВ+ЛВ, а перенос Р=АВ. Полный сумматор. При сложении двух многоразрядных двоичных чисел только в младшем разряде складываются два числа. В остальных разрядах складываются три числа: два слагаемых н перенос из суммы чисел предыдущего разряда. На рис. 14.31,а приведена структурная схема полного сумматора, составляемая из двух полусумматоров н элемента ИЛИ. На рис. 14.31,б приведено условное обозначение полного сумматора.
Четырехразрядный сумматор. Четырехразрядный сумматор показан на рис. 14.32. Он позволяет складывать 2 четырехразрядных двоичных числа. Вычитание. Арифметическую операцию вычитания двух чисел можно свести к операции сложения. Действительно, А — В= (А— — С)+ (С вЂ” В). Поэтому в ЭВМ часто применяют следующий порядок вычислений. Сначала вычитаемое число В, записанное в прямом двоичном коде, переводят в число, записанное в обратном коде, заменяя единицы нулями, а нули единицами. Например, число 5, записанное четырьмя знаками прямого двоичного кода: 0101. Обратный код этого числа 1010.
Добавлением единицы это число переводят в запись дополнительным кодом. В результате дополнительным кодом числа 5 становится число 10!1. Прибавление преобразованного таким образом в дополнительный код вычитаемого числа В к уменьшаемому числу А, записанному в прямом двоичном коде, эквивалентно операции вычитания А — В. Например, 7 в 5=0111 + 1011 = (1)0010. Отбрасывая пятый (высшнй) разряд числа, заключенный в скобки, получаем число 0010=2онн 14.13. ШИФРАТОР И ДЕШИФРАТОР В устройствах визуальной ивдикации десятичных цифр применяются семисегментные индикаторы !рис. !4.34), использующие индикаторы на жидких кри- с г Рис 14.33.
ДсшиФратор; о — реагирующий еа кадоеуго комбенеаею обоаеаеееее лешебгратора ! ие 8 !о!г б — уелоенае 343 Во многих электронных устронствах, в том числе в ЭВМ, используются кодированные сигналы, или коды. Кодом называется система электрических сигналов, используемая для передачи сообщений. В ЭВМ используются двоичные и двоична-десятичные коды, причем сигналы передаются в виде логических 0 и 1, Устройства, преобразующие одну разновидность кода в другую, называются преобразователями кодов.
Например, существуют устройства, преобразующие прямой двоичный код в обратный и дополнительный коды. К преобразователям также относятся шифраторы и дешифраторы, осуществляющие кодирование и декодирование сигналов. Дещифратором или декодером называется устройство, позволяющее «узнавать» одну вполне определенную кодовую комбинацию из некоторого множества кодовых комбинаций. Например, используя схему, показанную на рис.
14.33,а, можно из восьми трехразрядных двоичных чисел выделить число 101. Аналогичным образом можно построить схемы, выделяющие другие числа. Дешифратор 1 из 8 !рис. 14.33 б) способен дешифрировать трех- разрядные двоичные числа СВА, соответствующие десятичным числам 0 — 7. В ЭВМ наряду с двоичными кодами используется двоично-десятичный код, в котором каждая цифра десятичного числа представляется четырехразрядным двоичным числом.
Например, число 983 в двоично-десятичном коде является числом 1001 1000 0011. Устройства, аналогичные показанному на рис. 14.33, применяются для распознавания десятичных цифр от 0 до 9, записанных четырехразрядным двоичным кодом. 1 1 1! 11 1 11 1О 1 1 1 1 11 1 1! 1 1 а г г г е .г а т а" в бд ид!.,!в "1 !" Ул ад Рис, 14,34. Семисегментный индикаторы а — индикатор; б — деснсисвые цифры на индикаторе сталлах и светодиоды. Лля работы индикатора необходим дешифратор, преоб- разующий двоичво-десятичный код.
Светящиеся сегменты индикатора подклю- чаются к дешифратору так, что Ус=о соответствует свечению с-го сегмента. гд а г' о Рис, 14 33. Швфратор 1кодер): а — схема; б — условное обоснасснне Шифратор, называемый также кодером и кодируюшим устройством, осуществляет кодирование. На рис. 14.35,а показан матричный шифратор, позволяющий закодировать десятичные цифры от 0 до 9 соответствующие им четырехразрядные двоичные числа. Шифрация осуществляется нажатием цифровой клавиши.
Например, при нажатии клавиши 5 подается напряжение на горизонтальную шину 0101, к которой присоединены два диода. Через левый диод подается напряжение на вертикальную шину 2', а через правый диод — на вертикальную шину 2о. Очевидно, что сумма 2' и 2' дает число 5. На рис. 14.35, б приведено условное обозначение шифратора. 344 Рис.
14.36. Мультиплексор ва четыре входа Рис. 14.37. Демультиплексор на четыре выхода ЬЬ19, МУЛЬТИПЛЕКСОР И ДЕМУЛЬТИПЛЕКСОР 14.20. ТРИГГЕРЫ НА ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ Логические элементы и функциональные устройства из логических элементов, рассмотренные в предыдущих параграфах, относятся к классу комбинационных схем. 343 В ЭВМ часто бывает необходимо подключиться к одной из нескольких входных линий, передающих информацию в двоичных кодах. Такое подключение осуществляется с помощью устройства, называемого мультиплексором. Мультиплексор подключает одну из входных линий к единственной выходной линии с помощью цифровой команды, называемой адресом. Схема мультиплексора на 4 входа показана на рнс.
14.36. Входные информационные линии обозначены буквами Х, — Ха. Управление переключением — выбор информационной входной линии— осуществляется подачсй на адресные линии А и В адресного кода. При В=А=О двоичная информация на выходную линию У поступает с информационной ливии Ха, а при В=О и А= 1 — с линии Х~ н т, д. Обратная задача решается с помощью демультиплексора, подключающего единственную входную информапиопную линию к одной из нескольких выходных информационных линий. Схемы демультиплексора на 4 выхода показана на рис.
14.37. С помощью адресного кода, передаваемого по адресным линиям АВ, единственная входная линия Х подключается к одной из четырех выходных линии Уо — Уа Комбинационными называют схемы, не обладающие памятью. Логическое состояние выходов комбинационных схем однозначно определяется комбинацией логических сигналов на их входах в данный момент времени и не зависит от логических сигналов, которые подавались ранее. Другой класс схем — схемы с памятью. Такие схемы относятся к классу лоследовательностных схем. Логическое состояние последовательностных схем зависит не только от комбинации входных сигналов в заданный момент времени, но и от комбинации сигналов в предшествующие моменты времени.
Например, рассмотренный в э 14.4 простейший триггер — бистабильная ячейка — обладает памятью и относится к классу последовательностных схем. Рассмотрим ряд триггеров, образованных нз логических элементов. Напомним, что триггером называется устройство, имеющее два устойчивых состояния н сохраняющее любое из них сколь угодно долго после снятия внешнего напряжения, вызвавшего переход триггера из одного состояния в другое.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
