Минаев Е.И. - Основы радиоэлектронники (1266569), страница 66
Текст из файла (страница 66)
Однако схемы сложных устройств получаются более простыми, когда исцользуются логические элементы разных типов. 14.11. ПАРАМЕТРЫ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ Еще до изучения самих логических элементов полезно ознакомиться с техническими требованиями и параметрами, которым овн должны отвечать. Ниже объясняются лишь важнейшие параметры логических элементов. Многие из них приложимы не только к логическим эле.
ментам, ио н к устройствам, построенным на них. Параметры, имеющие размерность напряжения. Помехоустойчивость У„ы~ — наибольшее значение на пряжеиия помехи иа входе логического элемента, при котором еще не происходит изменения уровней его выходного напряженна.
Напряжение срабатывания У,ре — наименьшее значение напряжения постоянного тока на входе логического элемента, при котором он переходит из одного состояния в другое. Напряжение отпускания У,„„— наибольшее значение напряжения постоянного тока на входе логического элемента, при котором он переходит из одного устойчивого состояния в другое. Напряжение питания У„.
В логических схемах чаще всего применяют У„=5 В. Напряжение питания для микросхем, спроектированных для малого потребления энергии, меньше этого значения. Используются также и большее напряжение питания. Напряжение логической единицы У' — значение высокого уровня напряжения для «положительной» логики и значение низкого уровня напряжения для «отрнцательпой» логики. Напряжение логического нуля У' — значение низкого уровня напряжения для «положительной» логики и значение высокого уровня напряжения для «отрицательной» логики.
Параметры, имеющие размерность тока, мощности, энергии н времени. Средний ток потребления 1„,„,,р — значение тока, равное полу- сумме токов, потребляемых цифровой микросхемой от источников питания в двух различных устойчивых состояниях. зз! Средняя потребляемая мощность Р„„, „— полусумма мощностей, потребляемых цифровой микросхемой или одним логическим элементом от источника питания в двух различных устойчивмх состояниях. СРеднее вРемЯ задеРжки РаспРостРанениЯ сигнала 1,бр р ин-, тервал времени, равный полусумме времени задержки распространения сигнала при включении и выключении цифровой микросхемы или одного логического элемента. Средняя работа переключения Аер= реет.ер1эд.р.ер ° Этот параметр характеризует как экономичность логического элемента, так и его быстродействие.
Он является важнейшим параметром, определяющим перспективность вновь разрабатываемых микросхем. Развитие цифровой электроники идет в направлении все большего увеличения числа операций, выполняемых в единицу времени. Другое направление — максимальная миниатюризация аппаратуры, применение больших и сверхбольших интегральных микросхем (БИС и СБИС). При большой концентрации элементов микросхемы на единице ее поверхности выделяется большая мощность, поэтому очень важно, чтобы опа потребляла возможно меньшую мощность.
Средняя работа переключения современных микросхем измеряется единицами и долями пико- джоулей. Прочие параметры. Коэффициент объединения по входу К,б — число входов логического элемента, по которым реализуется логическая функция. Коэффициент разветвления по выходу Кр„— максимальное число нагрузок, которое можно подключить к выходу логического элемента. 14.12. ТРАНЗИСТОРНО-ТРАНЗИСТОРНАЯ ЛОГИКА (ТТЛ) Наиболее широко применяемым логическим элементом для логики данного типа является логический элемент И-НЕ, принципиальная схема которого показана на рис. !4.22,а. Транзистор рТ! ° 5 и„- бе а) Рнс. 14,22. ТТЛ-длемент И-НЕ; е — упрощенная елене; б — стеелертныд элемент 332 является многоэмиттерным.
На входы элемента А, В н С подаются положительные напряжения, соответствующие уровням О и !. Будем считать уровень нуля равным +0,2 В, что соответствует примерно напряжению коллектор — эмнттер для транзистора, работающего в режиме насыщения. Сделаем предположение, что хотя бы на один из эмиттеров А, В или С подается входное напряжение и„„=+0,2 В. Так как база транзистора соединена через резистор )!аг с источником положительного напряжения, транзистор 7Т! войдет в режим насыщения.
В самом деле, ток базы !н,= !!1„— пню — и„,)!йаг. Считая и,„=+02 В; пинг=08 В, получаем 1нг=! мА. Такой ток базы вызывает насыщение транзистора, если !и, не больше, чем !ге~э!н, В рассматриваемом случае 1кг =1кэо близок к нулю, так как напряжение база — эмиттер транзистора )!Т2 недостаточнодля его отпирания. Действительно, напряжение инва=и„,+икэг=0,2+ +0,2=0,4 В.
Следовательно, при сделанном предположении выходное напрягкение элемента на рис. !4.22,а должно равняться напряжению источника питания, т. е. на выходе имеется логическая !. Теперь предположим, что на все входы подано напряжение, соответствующее логической !. Пусть это напряжение равно +5 В.
В этом случае коллекторный переход )тТ! смещен в прямом направлении, а эмиттериый — в обратном. Это соответствует инверсному режиму работы транзистора УТ1, когда коллектор н эмнттер меняются местами. Транзистор УТ! сконструирован так, что при инверсном режиме работы коэффициент передачи йз,э(!. Поэтому «коллекторпый» ток, являющийся при инверсной работе эмиттерным током транзистора, очень мал.
Следовательно, входной ток схемы мал и она мало нагружает предыдущий каскад. Итак, при подаче на все три входа напряжения, соответствующего логической ), через резистор Наг и эмиттерный переход )!Т2 течет ток, при котором УТ2 находится в режиме насыщения. При этом выходное напряжение схемы равно напряжению коллектор— эмиттер транзистора УТ2 приблизительно равно +0,2 В, что соответствует логическому О. Схема на рис. !4,22, б отличается от рассмотренной тем, что в ней применен сложный инверторный каскад, состоящий не из одного транзистора УТ2, а из трех транзисторов; 11Т2, )гТЗ и УТ4.
В сложном инверторе )!Т2 является фазоиивертором (фазорасщипителем), а УТЗ и УТ4 образуют двухтактный выходной каскад. Преимуществом такой схемы является то, что выходная емкость перезаряжается через малые выходные сопротивления транзисторов УТЗ и ЧТ4, что увеличивает ее быстродействие. Пример.
Для схемы на рис. 14,22, б определим минимальное входное напряжение, которое нужно подать на все входы, чтобы схема начала переходить из состояния, при котором У 1, а состояние, при котором У=О Для отпирания транзистора РТ2 необходимо напряжение пав=0,6 В. Напра. жение паза=и„+пиза откуда и„=0,6 — 02=0,4 В. ззз Пример. Найдем минимальное входное напряжение, при котором транзистор. УТ! схемы на рис. 14.22, б выйдет из режима насыщении, а транзисторы УТЗ и УТ4 войдут в режим насыщения Напряжснне коллектора УТ1 относительно земли, при котором УТ1 и УТ4 находятся в режиме насыщения, равно ил~=ив*,+иээ«=08+0 8=16 В.
Напряжение база — коллектор, при котором УТ! выходит из режима насыщения, очи. таем рваным пил~=06 В, э напряжение эмиттер — база илш~= — 0;! В. Отсюда имеем входное напряжение и.»=и»э~+пик~+ив»э+ива~= — 0,7+06+08+ ч 0,8 = 1,5 В. Дальнейшее повышение входного напряжения постепенно переводит транзистор УТ! в инверсный режим работы, при котором его эмиттерный переход смещен в обратном направлении и является «коллекторным», а коллекториый— в прямом направлении и является «эмиттерным». Пример, Найдем выходное напряжение для схемы ва рис. 14.22, б, соответствующее У=!. Когда У=О, выходное напряжение 0,2 В, т, е, равно напряжению коллектор — змиттер транзистора УТ4 в режиме насыщения.
Когда У= 1, транзистор УТ4 заперт, а транзистор УТЗ находится в актив. нои режиме. В самом деле, если выходной тоя невелик, например, при работе нэ аналогичную схему, то малы эмиттерный и коллекториый токи УТЗ. Вследствие этого также мал базовый ток УТЗ, и можно пренебречь падением напра. жсния базового тока нэ Я»з. Поэтому и,»»= 47» †!вз!7,» — ивэз — и»=5 — 0,7— — 0,6 = 3,7 В. Логические схемы с тремя состояниями. Схема на рис. 14.22,б имеет два состояния: логические 0 и 1.
В каждом из этих состояний выходное сопротивление схемы мало. Добавление к схеме показанных штрихами эмиттсра Э, диода УО и линии, называемой линией разрешения, позволяет получить еше одно состояние схемы с высоким выходным сопротивлением. Это третье состояние получается при подаче низкого напряжения на линию разрешения.
Например, при подключении линии разрешения к земле уменьшаются коллекторные потенциалы транзисторов УТ! и УТ2, вследствие чего запираются транзисторы )7Т2, ЧТЗ и УТ4. Следовательно, выход схемы У оказывается изолированным. Подача высокого потенциала на линию разрешения запирает эмиттерный переход Э транзистора ЧТ! и диод 170р, отключая часть схемы, показанную штриховой линией. При этом схема работает, как обычная схема И-НЕ. Логические схемы с тремя состояниями позволяют соединять вместе выходы большого числа логических схем. Подачей разрешаюшего напряжения только на одну из схем ее фактически подключают к выходу.
При этом выходы остальных схем благодаря высокому их выходному сопротивлению не оказывают никакого влияния. Кроме схем И-НЕ широко применяются также схемы с тремя ' состояниями типа НЕ н ИЛИ-НЕ, управляемые разрешающими; сигналамн, Схема со свободным коллектором. Если из схемы (рис.!4.22,б) изъять транзистор У«Т3 н диод У0р, то получится широко приме-:" няемая схема со свободным коллектором. Свободный коллектор," данной схемы является ее выходом и подключается через резистор к источнику питания +17„. В результате получается схема И-НЕ,: 334 Соединение выходов нескольких схем со свободным коллектором, подключенных к одному резистору, образует логическую схему, называемую Монтажным И,17И. Если входам двух схем, образуюших схему Монтажное ИЛИ, придать индексы ! и 2, то логическая функция схемы Монтажное ИЛИ описывается соотношением У=(АыВ~ ° С,) (Аэ Вэ Сэ)=(А,.В, ° С,)+(А, ° Вэ С,) Широко используется параллельное включение выходов большого числа схем со свободным коллектором.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
