пояснительная записка (1231539), страница 3

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

Контакты WR и RD DD2 подключены к сигналам портов PB2, PB3 DD1.

Порт данных D0..D7 DD2 подключен к порту PA0..PA7 DD1. Необходимо отметить, что на ввод и на вывод информации эти порты необходимо переводить перед самой операцией ввода или вывода параллельной информации.

Порт PA DD2 на этой схеме имеет такую же функцию как и порт PA DD1, но уже не по отношению к ЭВМ, а по отношению к остальным микросхемам DD5...DD12. Порт PA DD2 параллельно соединён с портом данных D0..D7 всех DD5...DD12.

Порт PB, PC2 DD2 выполняет функции PB DD1 и участвует в схеме выбора активной микросхемы DD5...DD12, которая состоит из двух четырёхразрядных дешифратора. PB0..PB3 параллельно соединены с информационными входами дешифраторов DD3, DD4, на выходе которых в любой момент времени при низком логическом уровне на входе V1 может быть только один сигнал логического нуля, чем и производится селекция нужного чипа в каждый момент времени, следовательно информация с DD2 попадает на все микросхемы DD5...DD12 одновременно, но может быть воспринята только одной или двумя смежными чипами, в зависимости от кода на информационных входах дешифратора. При присутствии высокого логического уровня на входе V1 дешифратора, которым управляет восьмой бит регистра PB7 и PC2 DD2, на всех выходах дешифратора присутствует уровень логической «1», что запрещает всем DD5...DD12 восприятие любой внешней информации. Каждый вывод дешифратора соединён со входами CS DD5...DD12. На входе CS активным является низкий логический уровень, следовательно никаких преобразований сигналов, поступающих на эти входы, выполнять не приходится. Сигналы WR, RD, SR DD5...DD12 поступают параллельно на все микросхемы с PB4, PB5, PB6 DD2 соответственно. Адресные сигналы A0, A1 DD5...DD12 поступают параллельно на все микросхемы с PC0, PC1 DD2 соответственно, сделано это для того, чтобы компенсировать временную задержку между потеплением кодовой комбинации на вход дешифраторов DD3 и DD4 и саму дешифрацию этого кода. Достигается это тем, что адрес порта выставляется раньше, чем дешифрация кода выбора микросхемы, реализовано программным путём.

2.1.2 Описание принципиальной электрической схемы платы ввода/вывода

Плата вводы/вывода предназначена, как это ясно из названия, для ввода/вывода информации. Она состоит из восьми КР580ВВ55А, являющихся Slave по отношению к DD2, семь из которых DD6..DD19 являются выходными регистрами или входными портами, а DD5 участвует в настройке портов на ввод или вывод DD6..DD19. Кросс плата и плата ввода\вывода соединяются между собой посредствам 24-контактных штыревых разъёмов XP1..XP4, расположенных на кросс плате. Распиновку разъёмов можно увидеть на принципиальной схеме. На разъём выведены шина Data S, шина Control S, сигналы выбора кристалла и питание. Шина Data S и Control S с DD2 параллельно подключена ко всем каналам PD DD5..DD12 и каждой микросхеме подключён свой сигнал выбора кристалла.

Порты ввода/вывода с внешними устройствами управления и контроля соединены через оптронно-транзисторные ключи DA1..DA4. Каждый порт DD6..DD12 имеет свою схему A1 настроенную на вывод или A2 – на ввод с резисторной обвязкой R10..R24, R25..R40. Резисторы R14..R21, R29..R36, номиналом 470 Ом – ограничивают выходной ток на светодиоде оптрона при включении его на вывод, а резисторы R14..R21, номиналом 4,7 кОм, R29..R36 – обеспечивают надёжную подачу на вход порта логического нуля при запертом транзисторе оптрона, при включении его на вход. Использование оптронных ключей обеспечивает гальваническую развязку в 5000 В от внешних цепей и возможность ручной настройки портов на ввод или вывод. Эта настройка осуществляется установкой их в необходимое положение.

2.2 Структура устройства

На листе 1 графического материала изображена структурная схема устройства ввода/вывода. Оно включает программную и аппаратную часть.

Программная часть включает ПО хоста, установленного на компьютере хоста, обеспечивающем возможность общения с аппаратной частью по USB протоколу через downstream USB драйвер.

Аппаратная часть включает USB контроллер, обеспечивающий сопряжение последовательного интерфейса с программируемым параллельным; источник питания, который обеспечивает устройство ввода\вывода питанием постоянным напряжением +5 В; Master интерфейс, управляющий Slave интерфейсами; схему выбора кристалла; опронную гальваническую развязку.

Устройство ввода/вывода позволяет управлять дискретными объектами посредствам оптронных диодно-транзисторных выходных ключей и вводить дискретную информацию переменного или постоянного напряжения посредством установки оптронов с оппозитно-подлеченными диодами. Важно отметить, что при настройке устройства на ввод необходимо внешне ограничить ток, протекающий через светодиоды оптрона до допустимых значений.

2.3 Описание работы устройства

Основные алгоритмы работы устройства представлены на листе 1 графического материала.

Первым шагом является физическое подключение устройства к хосту, с установленным ПО. После физического подключения, согласно USB протоколу, устройство должно быть инициализировано системой для возможности проведения дальнейших операций.

После инициализации необходимо настроить устройство, согласно требуемой конфигурации портов ввода/вывода (предполагается, что физическое конфигурирование портов уже было произведено).

Настройка устройства начинается с программирования Master в режим 2. Осуществляется это согласно протокола программирования КР580ВВ55А. Использование режима 2 позволяет не перепрограммировать Master перед каждой операцией ввода, так как канал PA становится двунаправленным. Канал PB и свободные линии канала PC настраиваются в режим 0 на вывод, так как они используются только для передачи управляющих комбинаций на Slave микросхемы.

Следующим шагом настройки устройства является программирование Slave микросхем, согласно протокола программирования КР580ВВ55А, реализованном на выходах Master микросхемы. На этом этапе настройка устройства завершается и начинается выполнение основной программы управления и контроля дискретных объектов. Рекомендуется проводить опрос объектов контроля циклически, а объектов управления – спорадически.

2.4 Параллельный программируемый периферийный адаптер ввода/вывода КР580ВВ55А

КР580ВВ55А предназначен для параллельной передачи информации между периферийными устройствами. Он состоит из четырёх восьмибитных шин: шины данных, с которой информация распределяется на другие шины, и трёх, так называемых, портов: порт А, порт B и порт С, причём порт С состоит из двух каналов по четыре бита – C0-C3 и С4-С7, доступ к которым организуется как по отдельным независимым каналам.

Шина данных является двунаправленной трёхстабильной, то есть может находиться в одном из трёх состояний: ввод информации, вывод информации и высокоимпедансном состоянии. Порты A, B и C тоже двунаправленные трёхстабильные, но режим их работы зависит от специального управляющего слова, записанного в регистр управляющего слова (РУС), в чём и заключается программирование данного адаптера.

Сигналами управления микросхемой являются: A0, A1- адресные сигналы, их адресации достаточно для организации обмена с тремя портами и управляющим регистром; WR- сигнал записи информации по заданному адресу, стоит отметь, что вход этого сигнала инверсный, активным является логический «0», а точнее переход с логического «0» к логической «1»; RD- сигнал чтения информации с заданного адреса, вход этого сигнала также является инверсным, но на шину данных информация с порта попадает по переднему фронту логического «0», причём во время присутствия логического «0» на входе RD формируется сквозной транзит, т.е изменение информации на входе порта после переднего фронта логического «0», ведёт к мгновенному изменению информации на шине данных; CS- сигнал выбора микросхемы, является инверсным, присутствие логической «1» на его входе приводит микросхему в высокоимпедансное состояние; SR- сигнал сброса микросхемы в исходное состояние, при подаче логической «1» все каналы настраиваются на ввод в режиме 0.

У данного адаптера реализована возможность его работы в одном из трёх режимов: режим 0, режим 1 и режим 2. В режиме 0 обеспечивается возможность синхронной программно-управляемой передачи данных через два независимых восьмиразрядных канала PA и PB и два четырёхразрядных канала PC.

В режиме 1 обеспечиваются возможность ввода или вывода информации в или из периферийного устройства через два независимых восьмиразрядных канала PA и PB по сигналам квитирования. При этом линии канала PC используются для приёма и выдачи сигналов управления обменом.

В режиме 2 обеспечивается возможность обмена информацией с периферийными устройствами через двунаправленный восьмиразрядный канал PA по сигналам квитирования. Для передачи и приёма сигналов управления обменом используются пять линий канала PC. Выбор соответствующего канала и направления передачи информации через канал определяются сигналами A0, A1 и сигналами RD, WR, CS в соответствии с таблицей 2.1.

Таблица 2.1 – Управление микросхемой КР580ВВ55А

Продолжение таблицы 2.1

Режим работы каждого из каналов PA, PB, PC определяется содержимым РУС. После записи управляющего слова в РУС микросхема переходит в один из трёх режимов работы: режим 0-простой ввод/вывод; режим 1- стробируемый ввод/вывод; режим 2- двунаправленный канал. Режим работа канало можно изменять в любой момент, что позволяет обслуживать периферийные устройства в определённом порядке одной микросхемой. При записи нового управляющего слова в РУС все выходные и входные регистра всех каналов сбрасываются.

Характеристики

Список файлов ВКР