Устройство ПСЧ (1195265), страница 2

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 2)

Дисплей является основным контрольным индикатором изменения режимов состояния считывателя при использовании внешнего управляющего устройства (кнопка "КН").

3.2.2.2 Центральный процессорный модуль (ЦПМ) является управляющим узлом считывателя. Он осуществляет следующие функций: управление системой в целом;

сбор, предварительная обработка и временное хранение информации об объектах идентификации;

физическая реализация и логическая поддержка обмена информацией по протоколам обмена с концентратором;

осуществление функций внутреннего контроля модулей и субмодулей системы; внутренняя реконфигурация системы.

Основные технические характеристики ЦПМ приведены в табл.3. Таблица 3

¹ параметры соответствуют сопротивлению нагрузке ЮкОм

Функциональные параметры ЦПМ: -разрядность внутренней шины данных- 8 бит. -разрядность внутренней шины адреса - 20 бит -разрядность внешней шины данных - 8 бит -разрядность внешней шины адреса — 4 бита, -количество сигналов выборки для внешних устройств - 7.

возможных источников прерываний — 7. -объем ПЗУ — 128 кБайт.

-максимально возможный размер управляющей программы — 96 кБайт. -объем ОЗУ — 32 кБайт.

-максимально возможное сохраняемое количество объектов идентификации: -в буфере обмена датчиков КБД-2 -512 . -в буфере обмена фиксированных колёс ПС-1200 -количество каналов обмена информацией — 2.

-физические интерфейсы для каждого канала обмена информацией - ИРПС, RS-232C(COM).

-вид разделения каналов — пространственный, -количество входных каналов общего назначения - 2. -количество выходных каналов общего назначения - 2.

Основным узлом ЦПМ является однокристалльный КМОП микроконтроллер

TN80C188EB корпорации Intel, объединяющий в своем составе: процессорный

элемент с внутренней 16-ти разрядной шиной данных и внешней 8-ми

разрядной шиной данных;

3 независимых 16-ти разрядных таймера-счетчика;

2 последовательных асинхронных приемопередатчика;

контроллер прерываний на 5 внешних источников прерываний и 2

внутренних;

формирователь сигналов выборки для различных зон размещения в

пространстве памяти и пространстве устройств ввода-вывода . (УВВ).

Микроконтроллер (МК) по системе команд совместим с семейством х86 и

поддерживает объединенное пространство программ и данных.

В качестве ПЗУ, хранящего управляющую программу для МК, выбрано

динамическое FLASH ПЗУ Am29C010JI фирмы AMD Inc., объемом 128К байт .

Так как ИМС TN80C188EB имеет мультиплексированную шину адреса-данных, для организации защелкивания младших 8-ми бит адреса применен регистр КР1554ИР22. Интерфейс внешней шины данных осуществляется с помощью

двунаправленного 8-ми разрядного шинного формирователя КР1554АП6. Поддержка внешней системной шины данных осуществляется с помощью

однонаправленных шинных формирователей КР1554АП5. Дешифратор адресов внутренних УВВ собран на ИМС программируемой логики PALCE16V8H-25PC фирмы AMD Corp. Внутри этой же ИМС реализована схема защелкивания адресной линии ADR16.

Для реализации уровней напряжений интерфейса RS-232 применены двунаправленные шинные формирователи с преобразованием уровней напряжения ИМС ADM209AR фирмы Analog Devices. Наличие возможности перевода цифровых выходов этих ИМС в высокоимпедансное состояние (Z) позволяет их непосредственно использовать для входов в шину данных МК Для хранения управляющих сигналов, а также управляющих режимом битов используется регистр КР1554ИР35, асинхронно сбрасываемый системным сигналом RES IN. Выводы 2, 5, 6 и 9 служат сохраняемыми выходами состояний дополнительных сигналов интерфейса RS-232, выводы 12 и 15 содержат информацию о режиме работы последовательного канала обмена информацией 1, а выводы 16 и 19 - информацию о режиме работы канала 2. Сигналы токовых петель интерфейса ИРПС амплитудой 10-12В с внешнего устройства(ПВЭМ) поступают через контакт 1(RXDO,1) разъёма ИРПС 1(2)(см. ниже "лицевая панель..") на вывод 2 двунаправленного шинного формирователя с преобразованием напряжения сигналов. Дешифратор КР155ИД14 переводит двунаправленный шинный формирователь с преобразованием напряжения сигналов в режим направления передачи внешних сигналов к микропроцессору(МПЦ). Его выходной сигнал "RXD)_D амплитудой 5В поступает на МПЦ. В режиме передачи сигналов считывателя внешнему устройству сигнал с МПЦ поступает на контакт 24 двунаправленного шинного формирователя с преобразованием напряжения сигналов и выходной сигнал, амплитудой 10В поступает на контакт 3(TXD0,l) разъёма ИРПС 1(2).

Входные цепи каналов общего назначения поступают через токоограничительные резисторы R12, R13 и R14, R15 (Рис.5) на светодиоды оптопар V3 и V4. Для организации возможности управления каналов общего назначения от входных сигналов, цепи, связанные с анодом фотодиода, подключаются через сопротивления R16 и R17k положительному потенциалу источника питания 5В, а цепи, связанные с катодом светодиода — к отрицательному потенциалу этого же источника.

Рисунок 5 - Схема второго канала общего назначения

Фототранзисторы оптопар включены по схеме с общим эмиттером на фильтрующую нагрузку R23, СЗЗ и R22, С32, а затем поступают на входы формирователя сигнала прерывания DD13, выполненного на программируемой логической ИМС PALCE16V8H-25PC.

При замыкании клемм 7,6(8,9) фототранзистор запирается, при этом на входе DD13 формируется высокий уровень напряжения - сигнал прерывания на подпрограмму формирования сообщения о прохождении колеса ПС над ПЭ-1.

Эта же ИМС обслуживает сигналы , поступающие от кнопки "Кн". Регистр ИМС КР155ИР35 служит для хранения состояний выходных сигналов общего назначениям также сигнала включения мощности СВЧ сигнала. Выходные сигналы каналов общего назначения поступают на каскады формирования, собранные на транзисторной сборке VT3, оптопарах V7, V8 и резисторах R18, R19, R50, R51, R55...R60(b системе САИ "Пальма" не используются).

3.2.2.3 Модуль сигнального процессора . Сигнальный процессор (СП) предназначен для приема и обработки сигналов УНЧ и передачи декодированной информации в ЦПМ.

Основные технические характеристики приведены в табл. 4.

Таблица4

В основу работы модуля СП положен принцип фильтрации фазовых переходов бинарного сигнала и накопления фазовых состояний. Информационные сигналы от УНЧ поступают на ФНЧ ограничителя помех . После ФНЧ ограничителя помех информационные сигналы "I_ DATA" и "Q_DATA" поступают на входы схем цифрового ФНЧ и детекторов фазовых переходов. Цифровой ФНЧ предназначен для фильтрации коротких фазовых переходов информационных сигналов длительностью не более двух периодов тактовой частоты ФНЧ. Цифровой фильтр реализован на принципе свертки входного сигнала. Детектор фазовых переходов определяет с точностью до периода тактовой частоты положение фазового перехода сигнала входной информации. Сигнал с выхода детектора фазовых переходов поступает на вход детектора разрешенных фазовых состояний (ДРФС). Детектор разрешенных фазовых состояний определяет длительность каждого фазового состояния (с точностью до одного периода тактовой частоты), и формирует разрешающие сигналы для сдвигового накопителя фазовых состояний Принцип работы ДРФС можно рассмотреть на основании структурной схемы рисунке 6.

Рисунок 6

Сигнал RESET поступает от детектора фазовых переходов. По этому сигналу происходит анализ состояния счетчика длительности фазового перехода, а счетчик затем сбрасывается. Если длительность фазового состояния находится в пределах 8... 15 мкс (соответствует частоте 40 кГц+25%), или 20...30 мкс (соответствует частоте 20 кГц +25%), вырабатывается импульс разрешения для сдвигового регистра длительностью в 1 период тактовой частоты CLK. Если длительность фазового состояния к моменту поступления сигнала RESET находилась в диапазоне 0...7 мкс, или 16... 19 мкс, сигнал разрешения сдвига не формируется. В отсутствии сигнала RESET, сигнал разрешения сдвига формируется при изменении состояния счетчика от значения 19 к значению 20, и при изменении состояния счетчика от состояния 29 к состоянию 30. Во втором случае компаратор длительности вырабатывает сигнал останова для счетчика. Счет будет возобновлен только после поступления сигнала сброса. Количество импульсов разрешения сдвига в зависимости от длительности фазового перехода приведено в табл. 5 Таблица 5

Импульсы разрешения сдвига поступают на вход разрешения сдвиговых регистров. Сдвиговые регистры представляют собой 16-ти разрядные регистры сдвига (два каскадно соединенных 8-ми разрядных регистра). Информация на сдвиговые регистры поступает с выхода цифровых ФНЧ каналов I и Q. При поступлении импульса разрешения сдвига информация со входа сдвигается в регистр. Так как детектор разрешенных фазовых состояний формирует импульсы разрешения сдвига при получении сигнала фазового перехода, то сдвигаться должна предыдущая информация. В связи с тем, что задержка появления импульса сдвига по отношению к переходу фазы входного информационного сигнала составляет 2 периода тактовой частоты в детекторах фазовых переходов организована дополнительная задержка входной информации на 3 периода тактовой частоты. Информация с выходов сдвиговых регистров поступает на детекторы разрешенных кодовых комбинаций .Разрешенные кодовые комбинации и соответствующие им значения приведены в табл. 6. Таблица б

В зависимости от присутствующей кодовой комбинации на входах детекторов разрешенных кодовых комбинаций выставляется выходной код комбинации. При этом детектор разрешенных кодовых комбинаций выставляет флаг приема одного бита (разрешенной кодовой комбинации) входной информации.

Информация с детекторов разрешенных кодовых комбинаций поступает на арбитражный мультиплексор . Арбитражный мультиплексор на основании информации с I и Q канала, а также усредненной информации о достоверности номера канала выставляет сигналы идентификации наличия битовой информации и код битовой информации в соответствии с табл. 6. Длительность сигнала идентификации битовой информации зависит от кода битовой информации. Если код соответствует "О" или "1", длительность сигнала равна 1 периоду тактовой частоты, если код соответствует маркеру "F", длительность сигнала равна 2 периодам тактовой частоты. Для усреднение информации о достоверности номера в канале используется сигнал компаратора амплитуд каналов I и Q, который управляет разрешением счета внутреннего счетчика. Счетчик сбрасывается при обнаружении достоверной кодовой комбинации арбитражным мультиплексором. Выходная информация представляет собой старшие два разряда счетчика.

Характеристики

Список файлов ВКР