Максимов Н.В., Партыка Т.Л., Попов И.И. Архитектура ЭВМ и вычислительных систем (2005) (1186253), страница 15
Текст из файла (страница 15)
Таблица истинности для /ЛГ-триггераУк000110100111QQБез измененийПереброс состоянияГ-триггер имеет единственный вход (Т), при подаче _[Т|_ накоторый осуществляется «переброс» схемы (см. табл. 1.30).Таблица 1.30. Иллюстрация к действию Г-трштераQQТ0Без изменений1Переброс состоянияГ-триггеры могут использоваться для создания двоичных счетчиков (например, счетчик адреса команд, обеспечивающий последовательную выборку слов из оперативной памяти).Полусумматор. Вспомним, что при сложении двоичных чиселобразуется сумма в данном разряде, при этом возможен перенос встарший разряд. Обозначим слагаемые (А, В), перенос (Р), сумму (S)и рассмотрим соответствующую данной операции табл. 1.31.Таблица 1.31.
Таблица сложения одноразрядных двоичных чисел с учетом переносав старший разрядСлагаемыеПереносСуммаАВРS000001011001i110Из этой таблицы очевидно, что перенос можно реализовать спомощью операции логического умножения78Глава 1. Вычислительные приборы и устройства...Получим теперь формулу для вычисления суммы. Значениясуммы более всего совпадают с результатом операции логическогосложения (кроме случая, когда на вход подаются две единицы, а навыходе должен получиться нуль).Нужный результат достигается, если результат логического сложения умножить на инвертированный перенос. Таким образом, дляопределения суммы можно применить выражение:S =В&А&В.Теперь, на основе полученных логических выражений, можнопостроить из базовых логических элементов схему полусумматора.Из логической формулы для суммы очевидно, что на выходедолжен стоять элемент логического умножения И, который имеетдва входа.
На один из входов подается результат логического сложения исходных величин, т. е. на него должен подаваться сигнал сэлемента логического сложения ИЛИ.На второй вход требуется подать результат инвертированногологического умножения исходных сигналов А&В, т. е. на второйвход подается сигнал с элемента НЕ, на вход которого поступаетсигнал с элемента логического умножения И.Данная схема называется полусумматором, так как реализуетсуммирование одноразрядных двоичных чисел без учета переноса измладшего разряда (рис. 1.13).Рис. 1.13. Логическая схема полусумматораПолный одноразрядный сумматор.
Полный одноразрядный сумматор должен иметь три входа, а„ Ь, — слагаемые и р: , — перенос изпредыдущего разряда и два выхода, сумма с, и перенос р,. Порядокфункционирования схемы иллюстрирует табл. 1.321.4. Логические основы ЭВМ, элементы и узлы79Таблица 1 32 Таблица сложения для полного одноразрядного сумматораа,ь,S,0Л-i0р,00001001000111101000101011101001111111Идея построения полного сумматора точно такая же, как и полусумматора. Перенос реализуется с помощью формулы для его полученияЛогическое выражение для вычисления суммы в полном сумматоре принимает следующий вид:S, =(a, v b, v />,_,)& A-I v (a,&b,&P,-i).Укрупненная схема, соответствующая полному сумматору, приведена на рис. 1.14.
Составить соответствующую схему из вентилеймы рекомендуем читателю самостоятельно. Более сложные комбинации логических элементов (узлы) будут рассмотрены далее.Рис. 1.14. Укрупненная схема одноразрядного сумматораПреобразования логических формулРавносильные преобразования логических формул имеют то женазначение, что и преобразования формул в обычной алгебре. Онислужат для упрощения формул или приведения их к определенномувиду путем использования основных законов алгебры логики.80Глава 1. Вычислительные приборы и устройства...Под упрощением формулы, не содержащей операции импликациии эквиваленции, понимают равносильное преобразование, приводящее к формуле, которая либо содержит по сравнению с исходнойменьшее число операций конъюнкции и дизъюнкции и не содержитотрицаний неэлементарных формул, либо содержит меньшее числовхождений переменных.Некоторые преобразования логических формул похожи на преобразования формул в обычной алгебре (вынесение общего множителя за скобки, использование переместительного и сочетательногозаконов и т.
п.), тогда как другие преобразования основаны насвойствах, которыми не обладают операции обычной алгебры (использование распределительного закона для конъюнкции, свойствпоглощения и склеивания, законы де Моргана и др.).Приведем несколько примеров, иллюстрирующих методы, применяемые при упрощении логических формул:1)(xvy)л(xлy)=x/\yл(x/\y)=x/\xлyлy == 0 л у л _у =0 /\у = 0(законы алгебры логики применяются в следующей последовательности: закон Де Моргана, сочетательный закон, правило конъюнкции переменной с ее инверсией и правило операций с константами);x/\yvxvyvx=x/\y\/XAyvx2)== x/\(yvy)vx=xvx=l(применяется правило де Моргана, выносится за скобки общиймножитель, используется правило операций переменной с ее инверсией);3)(х vy) л (xv у) л (xv у) =(xv у) л (xv у)(х v у) л (х v у) = у л х(повторяется второй сомножитель, что разрешено законом идемпотенции; затем комбинируются два первых и два последних сомножителя и используется закон склеивания);4)x/\yvxA.yAZvx^z =X/\yvXлyлZvxлyлzvXлyлz=(xлyvxл.y/\z)v(x/\yлzvxлyлz)=xлyvyлz(вводится вспомогательный логический сомножитель (у v J); затемкомбинируются два крайних и два средних логических слагаемых ииспользуется закон поглощения);1.4.
Логические основы ЭВМ, элементы и узлы815)x/\yvz=xлyлz=(xvy)лz(сначала добиваемся, чтобы знак отрицания стоял только перед отдельными переменными, а не перед их комбинациями, для этогодважды применяется закон де Моргана; затем двойное отрицание);6)х л уv х л y/\z\rx/\z/\p == X л (у л (1 v z) v Z л р) = X л (у v z А р)(выносятся за скобки общие множители; применяется правило операций с константами);7)xvy/\zvxvyvz=x\?yvzvx/\y/\z ==x\ry\/zvx/\y/\z=xvzv(y\?Xf\y/\z}=x\tz\'y(к отрицаниям неэлементарных формул применяется закон де Моргана; используются двойное отрицание и склеивание);8)= х л ((у v у л z)v (у л z v у л(общий множитель х выносится за скобки, комбинируются слагаемые в скобках — первое с третьим и второе с четвертым, кдизъюнкции применяется правило операции переменной с ее инверсией);9)(х л j v Z ) A ( X V y)v Z =(используются распределительный закон для дизъюнкции, правилооперации переменной с ее инверсией, правило операций с константами, переместительный закон и распределительный закон дляконъюнкции);= xлyл(x/\zvxлy\/ z v z л /) =(используются закон де Моргана, двойное отрицание и поглощение).J82Глава 1.
Вычислительные приборы и устройства...Минимизация логического выраженияЦелью минимизации логического выражения, представляющегозаданную логическую функцию, является уменьшение стоимости еереализации (количества используемых логических элементов). Общая схема процесса реализации логической функции такова. Длянее составляется сумма произведений, или дизъюнктивная совершенная нормальная форма. Затем полученное выражение минимизируютдо эквивалентной минимальной суммы произведений. Чтобы определить критерий минимизации, вводится понятие стоимости, или величины, логического выражения.Обычно при оценке стоимости выражения учитывается общееколичество вентилей и их входных значений (входных линий), необходимых для реализации выражения в форме вида, приведенногона рис. 1.15.Стоимость большей схемы (рис. 1.15, а) равна 21: 5 вентилейплюс 16 входных значений.Инверсия входных значений при подсчете игнорируется. Стоимость более простого выражения (рис.
1.15, б) равна 9: 3 вентиляплюс 6 входных значений.Теперь можно определить критерий минимизации: сумма произведений считается минимальной, если не существует эквивалентногоей выражения меньшей стоимости.Стратегия упрощения заданного выражения заключается в следующем. Прежде всего термы-произведения разбиваются на пары,отличающиеся единой переменной, которая в одном терме стоит сознаком -1 (-ос), а во втором — без него (х). Затем в каждой паре общее произведение двух переменных выносится за скобки, а в скобках остается терм -ос + х, всегда равный 1.
Вот что мы получим, прих\*3х\*2Рис. 1.15. Минимизация логических схем1.4. Логические основы ЭВМ, элементы и узлы'83менив эту процедуру к первому выражению для функции /, (нарис. 1.15, а)— 1XЭто выражение минимально. Соответствующая ему логическаясхема приведена на рис 1.15, б.Узлы ЭВМУзлами ЭВМ являются стандартизованные наборы логическихэлементов, из которых, как из «кирпичиков», набираются схемы,входящие в состав микропроцессоров, блоков памяти, контроллероввнешних устройств и пр.Узлы ЭВМ разделяются на:• комбинационные, или узлы, выходные сигналы которых определяются только сигналом на входе, действующим в настоящий момент времени (например, дешифратор).
Выходной сигнал дешифратора зависит только от двоичного кода, поданного на вход в настоящий момент времени. Комбинационныеузлы называют также автоматами без памяти',• последов ателъностныг (автоматы с памятью) — это узлы, выходной сигнал которых зависит не только от комбинациивходных сигналов, действующих в настоящий момент времени, но и от предыдущего состояния узла (счетчик);• программируемые узлы функционируют в зависимости от того,какая программа в них записана.
Например, программируемаялогическая матрица (ПЛМ), которая в зависимости от встроенной («прожженной») в ней программы может выполнятьфункции сумматора, дешифратора, ПЗУ.Сумматоры. М н о г о р а з р я д н ы й с у м м а т о р процессора состоит из полных одноразрядных сумматоров (рис. 1.16). На каждыйразряд ставится одноразрядный сумматор, причем выход (перенос)сумматора младшего разряда подключен ко входу сумматора старшего разряда.В ХНапример, схема вычисления суммы 5= (s^Vo) Д У двоичныхтрехразрядных чисел А = (а2а{ай) и В= (Й2й,60) может иметь вид, приведенный на рис.
1.16.84Глава 1. Вычислительные приборы и устройства...U\ПСАf)tВВходпереносавпПвыхпвхUJПСАSQ*yПвыххПСАВ*• * ВЫХг-,SМладшийразрядсуммы—V iСтаршийразрядсуммыРезультат S - (53*2*1*0)Рис. 1.16. Фрагмент (3 разряда) схемы многоразрядного сумматораСумматор может быть построен в двух вариантах.• комбинационная схема (последовательный сумматор);• последовательностная схема (накапливающий сумматор)П о с л е д о в а т е л ь н ы й с у м м а т о р (рис 1 17) осуществляетсуммирование слагаемых и цифр переноса поразрядно начиная смладшего разряда Основой его схемы является одноразрядный сумматор Суммирование производится в одноразрядном сумматоре SM(рис 1 17)Цифры /-го разряда слагаемого и цифра переноса из младшегоразряда передаются на вход сумматора одновременно с приходомтактового импульса Регистры 1 и 2 используются для приема и храг>силс->SMft,Рг1tг,VPi 1 —р-> С_RGDлс->1)11.11.<Рг2ТТсРис.
1Л7. Последовательный сумматорРгЗt.'f. Логические осноды ЭВМ, ЗлемеюАы инения цифр ьго разряда слагаемых В триггере ТТ хранится цифрапереноса из младшего разряда Регистр 3 принимает и хранит г-юцифру суммы С приходом тактового импульса из регистров 1, 2 итриггера ТТ разряды слагаемых и цифра переноса поступают навход одноразрядного сумматора Одновременно регистр 3 освобождается для приема цифры суммыВ п а р а л л е л ь н о м с у м м а т о р е все разряды операндов суммируются одновременно, но быстродействие снижается за счет времени передачи цифры переноса из младшего разряда (рис 1 18, а)6n —SM0— i— 1!ТВ,02 —Pn—\a« -SM2SMnа1RI\Установка«0»[ГПбРис. 1.18. Схемы параллельного (а) и накапливающего (б) сумматоровН а к а п л и в а ю щ и й с у м м а т о р является автоматом с памятью, т е слагаемые могут приходить поочередно в произвольныемоменты времени и запоминаться в линиях задержки или триггерахНакапливающий сумматор применяется в асинхронных устройствах, в которых слагаемые не привязаны к тактам тактового генератора (рис 1 18, б)С приходом слагаемого а,= 1 элемент ИЛИ и триггер устанавливаются в «1» Если Ъ = 1 и приходит через какое-то время после а„то оно запоминается в линии задержки и одновременно Ь, «опрокидывает» триггер в «О» На инверсном выходе триггера устанавливается «1», следовательно, на вторую схему И подаются две единицы,следовательно, на выходе второй схемы ИЛИ формируется цифрапереноса в старший разряд, равная «1» Если Р,= 0, то цифра суммы,которая снимается с прямого выхода триггера, равна «О» ЕслиР,= 1, то сумма 5,= 1Дешифраторы.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
