Горнец Н.Н., Рощин А.Г. Организация ЭВМ и систем (2006) (1186251), страница 29
Текст из файла (страница 29)
Данные, подлежащие записи в память, поступают на информационный регистр, а затем на выбранную ячейку. При операциях чтения данные из этой ячейки поступают на тот же информационный регистр, а затем передаются по шине в процессор. Управление ОП осуществляется сигналами разрешения записи (%Е), разрешения выдачи выходных сигналов (ОЕ) и выбора микросхемы памяти (С8); помимо этого адрес строки и столбца сопровождается стробирующими сигналами ВАБ и СА8 (рис.
6.4). .'аонароллер памяти, т.е. схема, вырабатывающая сигнал управления при обращении к ОЗУ, обычно строится по синхронной схеме. Каждая операция в памяти требует не менее пяти тактов: определение типа операции (чтение или запись) и установка адреса строки, формирование сигнала ЙАЗ, установка адреса столбца, формирование сигнала СА8, перевод сигналов ВАЗ и СА8 в первоначальное состояние. Поскольку адрес строки и столбца используются не одновременно, то для уменьшения числа контактов микросхемы памяти в большинстве случаев производится их мультиплексирование.
Быстродействие компьютера неразрывно связано с повышением пропускной способности памяти, что можно достичь несколькими способами. Во-первых, между процессором и ОП можно 153 Рис. 6.4. Структура ОП установить более быструю буферную память (кэш-память), куда помещать обрабатываемые данные. Во-вторых, выполнять расслоение памяти, т.е.
строить ОП из нескольких блоков и размещать в них данные так, чтобы обращение к ним производилось последовательно. В-третьих, производить выборку из ОП широким слоем и расформировывать его на отдельные команды или слова данных в регистрах процессора. Если память строится в виде нескольких модулей с автономными схемами адресации, записи и чтения, то можно организовать расслоение памяти. Под расслоением понимают такую организацию ОП, когда ее выполняют из нескольких автономных модулей, в которые информация заносится по определенным правилам.
Известно несколько способов организации расслоения. В персональных компьютерах для этих целей чаще всего используется разделение памяти на память данных и память программ. Такое расслоение применяется при организации внутренней кэш-памяти практически всех современных микропроцессоров. Сегодня в каждом микропроцессоре имеется внутренняя кэш-память объемом от 8 до 64 Кбайт и более„разделенная на два блока — память команд и память данных. При выполнении любой команды требуется несколько обращений в память как за самой командой, так и операндами; эти обращения производятся в разные блоки внутренней памяти.
154 В случае классического расслоения памяти ее строят из несколь«их модулей; ячейки с последовательными адресами находятся в различных модулях. Благодаря свойству локальности программ (и данных) вслед за текущей командой вероятнее всего следующей будет выполняться команда, адрес которой на единицу больше адреса текущей команды, т.е. команда, хранящаяся в следующем модуле памяти.
Такой порядок нарушается только командами переходов. Данные также записываются в память и используются программой последовательно, т.е. из разных модулей. Такое расслоение возможно только при постоянном формате команд. Расслоение памяти чаще всего организуют в соответствии с младшими разрядами. Адрес включает в себя две составляющие (рис. 6.5, а): А=А,А где А, А — старшие и младшие разряды соответственно. Все программы и данные располагаются в памяти последовательно. Однако ячейки со смежными адресами находятся в разных физических блоках. Предположим, что в машине используются четыре модуля памяти, а номер модуля соответствует содержимому двух младших разрядов адреса А .
Тогда все обращения к ячейкам памяти с последовательными адресами будут приходиться на разные модули, а Ам Х х Х Х Ха1 Аиа оо О1 ю п 00 Мо 00.. П..ЛОО П..ЛО1 П...ПО П...Ш ! ! ! 1 О1 1О п Рис. 6.5. Расслоение памяти: г! гз сз О гз га б а — организация адресного простран- ства; б — временная диаграмма 155 поскольку все эти модули обладают собственными схемами адре сации и выборки, то можно производить обращение к следующе му модулю, не дожидаясь ответа от предыдущего. На временной диаграмме (рис. 6.5, б) время обращения и вы борки из каждого модуля т составляет четыре такта Т (т = 4Т) Обращения к памяти происходят непрерывно в моменты гь гь г, и т.д.
Последовательные обращения приходятся на разные моду ли, поэтому суммарный темп выдачи квантов информации нз памяти соответствует одному такту Т, а выдача квантов информации из каждого отдельного блока производится с темпом 4Т. За держка в выдаче кванта информации относительно момента обра щения к памяти также составляет 4 Т, однако каждый последующий квант выдается относительно предыдущего с задержкой всего Т. В современных больших ЭВМ наиболее часто используют память, включающую в себя от 4 до 16 модулей. Но технология классического расслоения памяти практически не используется в персональных компьютерах из-за ее сложности и различных форматов команд.
Еше один способ ускорения обращения к памяти состоит в использовании широкого слова. При выборке широким слоем за одно обращение к ОП производится одновременная запись или считывание нескольких команд или слов данных из широкой ячейки. Затем это широкое слово заносится в регистр (при считывании из памяти), из которого отдельные команды и слова данных последовательно используются процессором без дополнительных обращений к ОП. Выборка широким слоем распространена в высокопроизводительных машинах, но в персональных компьютерах не получила широкого распространения, так как при записи-считывании широкого слова требуется многоразрядная магистраль для передачи данных. В персональном компьютере все передачи данных между процессором и ОП осуществляются по стандартной магистрали, ширина которой составляет 16, 32 или 64 бита (без учета контрольных разрядов).
Статическая и динамическая память. В стаглических ОЗУ записанная информация хранится, пока на интегральную схему пода- ется питание. Запоминающий Е элемент, или ячейка статического ОЗУ, представляет собой триггер (рис. 6.6). Этот триггер строится на основе четырех или шести транзисторов. Схема триггера на четырех транзисторах проще, обладает меньшей стоимостью, но у нее больший ток Рнс. 6.6, Запоминающий элемент утечки и она более чувствитель- статической памяти на к воздействию внешних ис- 156 точников излучения. Два дополнительных транзистора служат не только для уменьшения перечисленных недостатков, но и повышают быстродействие такой схемы. Динамическая иамять в качестве запоминающего элемента содержит конденсатор; кроме того, в ней используются три транзистора: для поддержания заряда конденсатора, записи и чтения. Но конденсатор не может удерживать заряд бесконечно долго, поэтому лля предотвращения потерь информации производится периодическое восстановление заряда, или регенерация.
В качестве ОП в персональных компьютерах используются динамические ОЗУ, так как они дешевле и меньше по размерам, а меньшее быстродействие компенсируется наличием статической кэш-памяти. Методы ускорения обменов с ОП. В персональных компьютерах долгое время использовалась динамическая память, работающая в режиме быстрого страничного обмена РРМ РВАМ. Собственно запоминающая часть такой памяти представляет собой множество ячеек, расположенных в виде прямоугольной матрицы. При чтении цикл обращения к ней начинается с активизации строки в запоминающей матрице, после чего выполняется активизация столбца адресуемой ячейки.
Каждый прочитанный элемент данных проверяется на правильность и после этого передается процессору для обработки. Когда найдена нужная ячейка, столбец деактивируется и подготавливается к следующему циклу, что вызывает состояние ожидания. Следующий столбец в этой строке можно активировать, если предположить, что очередной квант данных расположен в соседней ячейке. В такой памяти цикл чтения четырех элементов, занимающих одну строку памяти, может выполняться за 15 тактов: на чтение первого элемента тратится шесть тактов, так как нужно активизировать строку и столбец, и по три такта на получение последующих трех элементов (для их чтения нужно активизировать лишь очередной столбец). В основу технологии ЕРО 1ЖАМ (динамическая память с увеличенным временем доступности данных) положена та же память.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
