Горнец Н.Н., Рощин А.Г. Организация ЭВМ и систем (2006) (1186251), страница 13
Текст из файла (страница 13)
Каждый регистр с закрепленными комбинационными схемами выполняет определенные микрооперации. В состав ОБ АЛУ входят три регистра с закрепленными логическими схемами: регистр первого слагаемого РСл1 со схемой ПРСл1; регистр второго слагаемого РСл2 со схемой ПРСл2; В,рслзВ~ РСл2 Ь~РСл2 Рис. 4.2. Операционный блок АЛУ с «жесткой» структурой, выполня- ющий операции типа «сложение» 10 регистр суммы РСм со схемой комбинационного сумматора См.
Логическая схема ПРСл1 обеспечивает передачу результата из РСм в регистр РСл1: в прямом коде РСл1:= РСм (по сигналу П,РСл1); со сдвигом влево на один разряд РСл1:= РСм(з«0)(по сигналу г.,РСм); со сдвигом вправо на два разряда РСл1:= Я,(з»з«РСм) (по сигналу Я2РСм). При сдвиге влево в освободившийся младший регистра РСл1 заносится «О».
При сдвиге вправо в старшие разряды регистра заносится сигнал с левого входа сдвигателя, а содержимое младших разрядов регистра сумматора выдается на правый выход сдвигателя. Логическая схема ПРСл2 обеспечивает передачу второго слагаемого на левый вход сумматора: в прямом коде ЛСмз» РСл2 (по сигналу В~РСл2); в инверсном коде ЛСм:= — РСл2 (по сигналу В~- РСл2); со сдвигом влево на один разряд ЛСм:= Е,(РСл2«0) (по сигналу А,РСл2).
Комбинационный сумматор выполняет суммирование (арифметическое или по модулю 2) операндов, поступивших на его входы (левый ЛСм и правый ПСм). Результат суммирования заносится в регистр сумматора РСм: РСм:=ЛСм + ПСм (по сигналу П,РСм) или РСм:=ЛСм ® ПСм (по сигналу ПгМ2РСм). В АЛУ с магистральло6 структурой (рис. 4.3) все регистры объединены в блок регистров общего назначения (РОН), а все комбинационные схемы составляют ОБ АЛУ. Обмен данными между регистрами и ОБ выполняется по магистралям, к которым может быть подключен любой из регистров или ОБ. у« Память Рис. 4.3. Арифметика-логическое устройство магистральной структуры 71 Выходы каждого из регистров через мультиплексоры А и В могут быть подключены к входам А и В ОБ по магистралям А и В, Выбор подключаемых регистров производится по адресам а и Ь, которые поступают из устройства управления на адресные входы мультиплексоров.
Операционный блок настраивается на выполнение заданной операции одним из сигналов управления у; (г = 1, ..., т), который поступает из устройства управления. Результат операции по магистрали С поступает на демультиплексор ЮМХи записывается в регистр блока РОН по адресу с. В зависимости от числа магистралей различают трех-, двух- и одномагистральные АЛУ. Структура трехмагистрального АЛУ (рис.
4.4, а) позволяет выполнить за один такт чтение операндов из РОН, их суммирование в ОБ и запись суммы в РОН (рис. 4.4, б), Однако три магистрали занимают значительную часть кристалла микропроцессора. Двухмагистральное АЛУ (рис. 4.5, а) содержит буферный регистр (БР) и требует для сложения двух машинных тактов. В первом такте по магистрали В из РОН в БР считывается операнд В. Во втором такте операнд А по той же магистрали считывается из РОН, операнды А и В суммируются в ОБ и результат С по магистрали А записывается в РОН (рис.
4.5, б). Одномагистральное АЛУ использует два буферных регистра (рис. 4.6, а). В таком АЛУ сложение выполняется за три такта. В первом такте осуществляется чтение операнда А из РОН в БР„во втором — операнда В из РОН в БР„а в третьем суммируются операнды; результат записывается в один из регистров блока РОН (рис. 4.6, б). Структура ОБ зависит от набора выполняемых операций и типа АЛУ (рис. 4.7). Основу ОБ составляет многофункциональный сумматор, который может выполнять микрооперации сложения (с уче- 72 Рис. 4.4. Трехмагнстральнос АЛУ: а — структура; б — микропрограмма сложения А Рис. 4.5. Двухмагистральиое АНУ: а — структура; б — микропрограмма сложения том входящего переноса Сгл), сложение по модулю 2 (М2), логическое умножение И, а также логическое сложение ИЛИ: Сл: См:= СмЛ+ СмП+ Сд;, М2: См:= СмЛ ® СмП; И См:=' Смл Смп ИЛИ: См:= СмЛ и СмП.
Формирователи кодов ФК, и ФК, обеспечивают подачу на входы сумматора нулевых кодов, а также передачу сигналов с магистралей А и В прямым или инверсным кодом: Рис. 4.6. Одиомагистральиое АЛУ: е — структура; б — микропрограмма сложеиия 73 ВоФК, В,А В1-А Рис. 4.7.
Структура операционного блока магистрального АЛУ ВоФКЛ СмЛ:= 0; ВоФК2: СмП:= 0; В,А: СмЛ:= А; В,В: СмП:= В; В, А: СмЛ:= — А; В, — В: СмП:= — В. Сдвигатель позволяет выдавать результат из сумматора без сдвига, а также со сдвигом вправо или влево на один разряд: П,: С:=См; Я,: С:= Я,(Хь ' См); 5„:= См(п); Е,: С:= А,(См * Ял); Юь.= См(О).
При сдвиге вправо на старший разряд магистрали С вьщается сигнал с левого входа сдвигателя (Юь) и на правый выход сдвигателя выдается содержимое младшего разряда сумматора. При сдвиге влево на младший разряд магистрали С выдается сигнал с правого входа сдвигателя (Ял) и на левый выход сдвигателя содержимое старшего разряда сумматора. Формирователь признаков результата (флагов) определяет значения признаков, которые используются для выполнения условных переходов. Такими признаками могут быть равенство результата нулю, знак результата, переполнение разрядной сетки и т.д.
4.2. Операции над числами с фиксированной точкой Сложение н вычитание чисел с фиксированной точкой. Набор арифметических операций составляют операции сложения, вычитания, умножения и деления. Операция сложения является базовой, так как она входит в состав операций умножения и деления, а вычитание вообще выполняется как сложение с учетом знаков операндов (при использовании машинных кодов). Сложение целых двоичных чисел с ФТ производится в следующем порядке: 1. Операнды представляются в обратном или дополнительном коде. Обычно используют ДК.
2, Сложение операндов производится поразрядно, начиная с младшего разряда. 3. В каждом разряде выполняются сложение двух цифр слагаемых и перенос из младшего разряда в соответствии с правилами двоичной арифметики. 4. Знаковые разряды участвуют в сложении наряду с цифровыми разрядами. Знак результата получается автоматически. 5.
При сложении чисел в ДК перенос из знакового разряда отбрасывается. (При сложении чисел в ОК перенос из знакового разряда прибавляется к младшему разряду суммы.) 6. Если слагаемые представлены в ДК, то результат сложения получается также в ДК. 7. При сложении чисел с одинаковыми знаками возможно переполнение разрядной сетки. Рассмотрим примеры. Пример 4.1. Сложить числа Ащ = + 12 и Вщ = — 7 (сумма больше 0). Аз=+ ИОО-эА1'к 0 ИОО +Аок 0 ИОО-эАаз»=0 ИОО + + Вз = — ОИ1 — ~ В~ » = 1 ОИ1 — > Взок = 1 1000 -~ Вт» = 1 1001 АУ»+ ВУ» СУ»= 10 0101-~ Спк 0 0101.
Сг = + 0101 Сщ = + 5. Пример 4.2. Сложить числа Ащ = -10 и Вщ = + 4 (суммв меньше 0). Аз 1010 + Апк 1 1010 + Аок 1 0101 э АУ» 1 ОИО В~ = + 0100 -+ ВД» = 0 0100 -+ В~Р~ = 0 0100 -+ В~!~ = 0 0100 А~!" + ВУ» = С~!" = 1 1010 — + С~» = 1 О И О; с = — оио,с, =-б. Пример 4.3. Сложить числа Ащ = -2 и Вщ = -9 с одинаковыми знаками (без переполнения). Аз = -0010, Апк 1 0010 > Аок 1 И01, АУ» 1 И!0 + + Вз = -1001 -~ Впк = 1 1001 -+ Взок = 1 ОИО -+ ВГ» = 1 ОИ1 АУ»+ ВУ» С)1» Ф! 0101 > СУк 1 10И.
С = — 10И,С, =-И. При сложении чисел с одинаковыми знаками возможно получение результата, значение которого больше величины 2" ', где л — разрядность слагаемых. При этом результат не укладывается в отведенных для него разрядах, поэтому такая ситуация называется лерелолнением разрядной сетки. 75 Пример 4.4. Сложить числа Ам = -13 и В;е = -6 с одинаковыми знаками (с переполнением). А~ = -1101 -э АзР~ = 1 1101 -з Азд~ = 1 0010 -+ А~!» = 1 0011 В2 = -0110 -~ ВД» = 1 0110 -+ В2о» = 1 ! 001 — > В~!» = 1 1010 АУ»+ ВУ» СР = ФО 1101 -э Спк 0 0101 Сз =+О!01.
Знак? Переполнение! Одним из признаков переполнения является отличие знака суммы от знака слагаемых. Иногда при сложении используется модифицированный дополнительный код (МДК), в котором для знака числа отводится два разряда. В атом случае признаком переполнения являются различные значения знаковых разрядов суммы. Если переполнение не возникает, то значения знаковых разрядов совпадают.
Рассмотрим примеры сложения чисел в МДК. Пример 4 5. Сложить числа Ам =-!2 и Вы =+5 в МДК (сумма меньше 0). А = -1100 †> АД~ = 1 1100 -~ АУ» =1 0011 -э А1ш» = 11 0100 В = + 0101 -+ В7» = 0 0101 -+ Вок = 0 0101 -+ В)'лк = 00 0101 АУ»+ ВУ» СР» 1! !001 > СУ» 1 0111. Сг =-0111 См = -7. Пример 4.6. Сложить числа Ам = +! 1 и Вм = +8 (сумма больше 0). А2 + 1011 ~ Апк 0 1011 + Аок 0 1011 > Арк 00 1011 + + В~ = + 1000 -+ Вз» = 0 1000 -+ Взс» = 0 ! 000 -+ В~~~~ = 00 1000 АУ» + В~» = Сзмлк = 01 001 1. Переполнение! Различные значения знаковых разрядов суммы. Так как при сложении в дополнительном коде учитываются знаки чисел, то вычитание чисел можно заменить сложением в соответствии с соотношением А — В= А+ (-В).
Таким образом, вычитание заменяется сложением уменьшаемого с вычитаемым, взятым с обратным знаком. Пример 4.7. Произвести вычитание чисел Ам = +8 и Вм = -5 (без переполнения). А, +1000 +Апк 01000 + ~ > +Аок 01000 +АУ» 01000 + 76 Вз = -0101 -ч Вз~~ =1 0101 -+ (-В)зд~ = 0 010! -з (-В)зо» = 0 0101 -+ -+ (-В)дк, = 0 0101 АГ» + ВУ» = СГ» = 40 1101; С2п» = 0 1101 -~ Сз = + 1101 -~ Си = + 13. При вычитании возможно переполнение, если числа имеют разные знаки. Пример 4Л!. Произвести вычитание чисел Ам = -3 н Вм = +15 (с переполнением).
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
