Петров К.С. Радиоматериалы и радиокомпоненты (2003) (1152094), страница 77
Текст из файла (страница 77)
в в сс сс сз сс с Рис. 8.34 При одновременной подаче на входы Х и 5 положительных импульсов на обоих выходах триггера устанавливаются логические нули. После прекращения действия управляющих импульсов триггер перейдет в одно из двух устойчивых состояний, предугадать которое невозможно. Поэтому комбинация управляющих сигналов 5 = Х = 1 является запрещенной. КБ-триггер на элементах И вЂ” НЕ (рис. 8.35, а и б) реагирует на отрицательные перепады управляющих импульсов (рис.
8.35, в), которые обозначаются Х и 5. Для таких триггеров запрещенной является комбинация Х = 5 = О. 419 8.10. Триггеры в й ОО1 в я 002 пи иг4 Рис. 8.38 йЗТ-триггер А5Т-триггер отличается от КБ-триггера тем, что он имеет тактовый вход С (от английского слова с1ос/г — время) и его состояние изменяется только при наличии напряжения на этом входе. На рис. 6.36, а показана схема КИТ-триггера, на рис. 8.36, б — его графическое обозначение, на рис. 6.36, в — временная диаграмма работы.
Переключение триггера из одного состояния в другое происходит в моменты подачи тактовых С-импульсов н при наличии Я- или 5-импульса. в я ООЗ ь ОО1 004 002 Рис. 8.88 42О Глава 8. Цифровые интегральные микросхемы 0-триггер )7-глриггер является триггером задержки. Его название происходит от английского слова оейу — задержка. Особенностью триггера является наличие только одного информационного входа 7).
Сигнал, поданный на вход )7, появляется на выходе триггера Я с задержкой ги определяемой моментом подачи тактового импульса С. Схема 1)-триггера показана на рис. 8.37, а, условное графическое изображение 1)-триггера — на рис. 8.37, б, временная диаграмма его работы — на рис. 8.37, в. Схема содержит 4 злемента (1)1)1...ОП4), выполняющих функции КБТ-триггера, и один инвертор (ОП5).
в 0 005 й 003 й 001 004 002 Рис. В.зт Двухступенчатый ВЗТ-триггер Двухступенчатый лБТ-триггер состоит из двух КБТ-триггеров, управляемых разными фазами тактового сигнала (рис. 8.38, а). Двухступенчатая структура триггера в условном графическом изображении обозначается двумя буквами ТТ (рис. 8.38, б). Диаграмма работы двухступенчатого триггера показана на рис.
8.38, в. При С = 1 происходит запись информации в первый триггер. В зто время второй триггер заблокирован нулевым уровнем сигнала. При С = 0 блокируется первый триггер, и информация из первого триггера переносится во второй. Рассмотренный принцип построения триггеров обеспечивает высокую надежность работы, так как запись и хранение информации разделены: сначала информация записывается в первую триггерную ячейку при отключенной второй, затем хранится во второй ячейке при отключенной первой. 421 8.10.
Триггеры Рис. 8.38 Т-триггер Т-триггер изменяет свое состояние каждый раз, когда на его вход поступает управляющий сигнал. Название триггера происходит от английского слова ГиглЫе— переключать, кувыркаться. Структурная схема Т-триггера показана на рис.8.39, а, условное графическое изображение — на рис. 8.39, б. Рис. 8.38 В интервале между входными импульсами состояния первого (назовем его Т,) и второго (Т,) триггеров в соответствии с принципом работы двухступенчатого триггера одинаковые. При поступлении управляющего импульса информация 422 Глава 8.
Цифровые интегральные микросхемы с выходов Т, записывается в То в результате получается Я' = Я и Ц' = Я. По окончании управляющего импульса информация из Т, записывается в Т„и состояние обоих триггеров становится одинаковым. Таким образом, в результате действия каждого управляющего импульса триггер переключается в противоположное состояние с задержкой, равной длительности управляющего импульса.
4К-триггер Название/К-глриггера происходит от английских слов 1итр — прыгать и Йеер— держать. Структурная схема 3К-триггера показана на рис. 8АО, а, а его условное графическое изображение показано на рис. 8АО, б. Это — синхронный двухступенчатый КБ-триггер с перекрестными обратными связями и входной логикой, что позволяет устранить присущее КБ-триггеру состояние неопределенности при одновременной подаче на оба информационных входа логических единиц.
3К-триггер является универсальным. На его основе с помощью несложных коммутационных изменений можно получить КЯ-, Т- и Э-триггеры. кис. в.ео При подаче тактовых сигналов на С-вход и попеременной подаче информационных сигналов на /- и К-входы триггер работает как двухступенчатый Т-триггер. При подаче информационного сигнала на 7-вход и одновременно через инвертор на К-вход триггер превращается в Р-триггер.
8.11. Запоминающие устройства Запоминающие устройства предназначены для записи, хранения и считывания двоичной информации. В состав запоминающего устройства (ЗУ) входят: матрица-накопитель и функциональные узлы, необходимые для управления матрицейнакопителем, усиления сигналов при записи и считывании, обеспечения режима синхронизации. Все эти элементы расположены на одном полупроводниковом кристалле.
423 8.11. Запоминающие стройства На рис. 8.41 показана структура ЗУ, в которой матрица-накопитель состоит из 16 элементов памяти (ЭП), объединенных в 4 строки и 4 столбца ЭП, расположенные в одной строке, образуют ячейку памяти (ЯП), способную запомнить четырехразрядное машинное слово, то есть 4 бита информации. Эти ЭП объединены адресными шинами Х,...Х,.
Элементы, расположенные в одном столбце, объединены разрядными шинами УР..У,. В режиме записи информации разрядные шины подключаются к усилителям записи, и на них подается комбинация нулей и единиц, а на одну из адресных шин от дешифратора адреса поступает управляющий сигнал, в результате входная комбинация нулей и единиц оказывается записанной в 4 элемента памяти. В режиме хранения разрядные шины отключаются от усилителей.
В режиме считывания разрядные шины подключаются к усилителям считывания, и происходит считывание ранее записанной информации. ВХОД Ч Ч Ч Ч х, Х1 Х2 х, Ч Ч Ч Ч ВЫХОД Рис. 8.41 424 Глава 8. Циф овые интегральные мик хемы Запоминающие устройства делятся на две группы: постоянные запоминающие устройства (ПЗУ) и оперативные запоминающие устройства (ОЗУ). ПЗУ (по-английски КОМ вЂ” Кем Оп!у Мешогу, что переводится как «память только для считыванияь) используются только для считывания ранее записанной информации.
В ПЗУ обычно хранятся стандартные программы, необходимые для выполнения арифметических или логических операций. Важным свойством ПЗУ является сохраняемость информации при выключении питания. По способу записи информации ПЗУ подразделяются на масочные (ПЗУМ), программируемые (ППЗУ) и репрограммируемые (РПЗУ). ОЗУ (по-английски КАМ вЂ” Кендой Ассезз Мешогу, что переводится как «память с произвольной выборкойь) предназначены для быстрого попеременного ввода и вывода информации. В ОЗУ обычно хранятся промежуточные данные в процессе выполнения арифметических или логических операций.
Элементы памяти ОЗУ подразделяются на статические и динамические. ЭП статического типа хранят информацию сколь угодно долго, пока включен источник питания. В ЭП динамического типа информация хранится ограниченное время; в этих элементах предусматривается восстановление (регенерация) информации. Масочные ПЭУ В качестве элементов памяти масочных ПЗУ используются диодные или транзисторные структуры, включаемые на пересечениях адресных и разрядных шин. На рис. 8А2 представлена схема ПЗУМ, содержащая в качестве элементов памяти полупроводниковые диоды.
В процессе изготовления таких ИМС формируется матрица размером 4 х 4, содержащая 16 диодов (в реальных схемах их число составляет 64, 128, 256, 512 и т.д.). На заключительном этапе изготовления И МС с помощью маски, изготовленной методом фотолитографии, осуществляется подключение диодов к адресным и разрядным шинам. Наличие диода между адресной и разрядной шиной соответствует логической единице, отсутствие — логическому нулю.
При подаче на какую-либо адресную шину Х положительного напряжения шина Х через диод соединяется с соответствующей разрядной шиной. Например, при подаче напряжения на шину Х, считывается четырехразрядное число 0001, а при подаче напряжения на шину Х, — число 0011. Напряжение на адресные шины поступает от дешифратора адреса гз т2 т1 гэ Хо Х1 Х2 Хз Рис. 8.42 425 8.11. Запоминающие уст йства Программируемые ПЗУ Отличие программируемых ПЗУ от масочных состоит в том, что программирование осуществляется не производителем в процессе изготовления ИМС, а пользователем перед началом эксплуатации.
В программируемых ПЗУ диоды (или биполярные транзисторы) подключаются к разрядным шинам через плавкие перемычки. При программировании эти перемычки пережигают путем пропускания импульсов тока. В результате образуется структура, аналогичная масочному ПЗУ. Реп рограммируемые ПЗУ Репрограммируемые ПЗУ допускают многократное перепрограммирование, то ес1ь многократное стирание ранее записанной информации и многократную запись новой.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
