Петров К.С. Радиоматериалы и радиокомпоненты (2003) (1152094), страница 74
Текст из файла (страница 74)
Логические элементы интег ьиык микросхем логическое отрицание (инверсия, операция НЕ), логическое сложение (дизъюнкция, операция ИЛИ) и логическое умножение (конъюнкция, операция И). Комбинация логических операций НЕ и ИЛИ позволяет осуществить более сложную операцию ИЛИ-НЕ. Сочетание операций НЕ и И приводит к логической операции И вЂ” НЕ. Логическую операцию НЕ осуществляет рассмотренный ранее электронный ключ.
Логический элемент, выполняющий эту операцию„называют инвертором. Условные графические обозначения ЛЭ показаны на рис. 8А6. х х х х -х 1 х~+хг х -х1 хг 1 х1+хх ИЛИ ие х ~х~ хг х И вЂ” НЕ Рис. влв Базовыми для построения ЛЗ являются электронные ключи. Основной характе- ристикой ЛЗ является рассмотренная ранее передаточная характеристика с той лишь разницей, чтс она представляет зависимость выходного напряжения от на- пряжения на одном из входов при постоянных напряжениях на остальных входах. Параметрами ЛЗ являются: а коэффициент объединения по входу К,б; коэффициент разветвления по выходу К гз среднее время задержки распространения сигнала г„„р,,' ш логический перепад (/, = (Р— У', Р пороговые напряжения 0'„ч, и (/,'; 0 статическая помехоустойчивость У„'и (/„', д потребляемая мощность Р = (Ро, + Р',)/2, где Р' и Р' — мощности, потребляемые при подаче на вход напряжений (Р и (/'; а работапереключенияА„=Р, „г э Помимо электрических параметров ЛЭ характеризуются конструктивно-техно- логическими, к которым относятся: О относительная площадь, выражаемая числом литографических квадратов со стороной Ь, где Ь вЂ” минимальный топологический размер, определяемый уровнем технологии; О количество основных технологических операций, используемых при изготовлении микросхемы.
Простейшим логическим элементом является схема транзисторной логики с не- посредственными связями (ТЛНС), основанная на параллельном соединении транзисторных ключей с общей коллекторной нагрузкой (рис. 8А7). Управляю- щие сигналы х, и х, подаются на базы транзисторов тТ, н "тТ, с коллекторов предыдущих ЛЗ. Если на входы х, и х, поданы сигналы (/э„, то транзисторы УТ, Глава 8. Цифровые интегральные микросхемы и ЧТт заперты, ток от источника Е„„течет через резистор Я„в базовую цепь транзистора Ъ'Тз и на выходе ЛЭ устанавливается напряжение У,'„„и 0,7 В.
Если на одном из входов действует высокий уровень Р,„, то соответствующий транзистор открывается и на выходе ЛЭ устанавливается напряжение У',, недостаточное для отпирания транзистора УТэ Такой же уровень получается при отпирании обоих транзисторов. Следовательно, ЛЭ выполняет операцию ИЛИ вЂ” НЕ. Рис. 8.17 8.4. Диодно-транзисторная логика Более совершенным по сравнению с логическим элементом ТЛНС является логический элемент диодно-транзисторной логики (ДТЛ), схема которого показана на рис. 8.18.
уУ~.хт Рис. 8.18 В этой схеме можно выделить две последовательно включенные функциональные части: в первой входные сигналы х, и хт подаются на диодный элемент (диоды Ъ'Р, и ЧР, и резистор Я,), выполняющий операцию И; вторая часть, выполнен- 403 8.8.Транзисторно-транзисторнаялогика ная на транзисторе ЧТ„ представляет собой инвертор. Таким образом, в схеме раздельно выполняются логические операции И и НЕ, следовательно, схема реализует логическую операцию 2И-НЕ (число 2 означает количество входов ЛЭ).
Диоды ЧР, и ЧР, играют роль элемента связи между двумя частями схемы и повышают ее помехоустойчивость. Если на один из входов х, или х, подан сигнал 0',„О, то один из диодов открыт и в схеме течет ток от источника Е„„через резистор Е, и открытый диод. При этом в точке А установится потенциал (7' ~ 0,7 В, недостаточный для отпирания двух последовательно включенных диодов ЧРз и ЧР,. В результате транзистор ЧТ, будет закрыт и на выходе схемы установится напряжение (7' „= Е „, соответствующее логической единице. В таком состоянии схема будет оставаться до тех пор, пока на оба входа, х, н х„не будет подан высокий уровень сигнала У,'„(логическая единица). В этом случае диоды Ъ'Р, и Ъ'Р, закрываются, потенциал точки А увеличивается, став достаточным для открывания диодов ЧР, и ЧР„и в цепи течет ток от источника Е„„через резистор Я„диоды ЧР, и ЧР4 в базу транзистора ЧТе В результате транзистор ЧТ, открывается, и на выходе схемы устанавливается низкий уровень напряжения У,' = У, = 0,1 В (логический нуль), следовательно, в схеме ДТЛ выполняется операция И вЂ” НЕ.
Резистор Лз служит в данной схеме для того, чтобы создать цепь рассасывания накопленного в базе транзистора Ъ'Т, заряда (при переключении ЧТ, из открытого состояния в закрытое), В некоторых случаях резистор Я, соединяют не с землей, а с источником отрицательного напряжения Е = — 2 В, чтобы обеспечить более быстрое рассасывание базового заряда и уменьшить время задержки сигнала. Логические элементы ДТЛ обладают высоким быстродействием и большим логическим перепадом У, = У,' — (ГО„„Е„Чаще всего они реализуются в виде гибридных ИМС.
Что касается полупроводниковых ИМС, то схема ДТЛ обладает существенным недостатком — большим количеством диодов, а каждый диод — это, в сущности, транзистор в диодном включении. Каждый такой транзистор нуждается в изолирующем кармане, и поэтому площадь, занимаемая схемой на подложке, оказывается очень большой. Отсюда появилась идея заменить совокупность логических диодов (Ъ'Р, и ЧР,) и диодов Ъ'Р, и ЧР, одним многоэмиттерным транзистором, выполненным в одном изолирующем кармане. Таким образом был осуществлен переход к одному из самых распространенных семейств логических ИМС вЂ” схемам транзисторно-транзисторной логики (ТТЛ).
8.5. Транзисторно-транзисторная логика В базовом элементе ТТЛ (рис. 8.19) функции диодов ЧР, и ЧР, выполняют эмиттеры многоэмиттерного транзистора, а роль диодов ЧРз и ЧЄ— его коллекторный переход. Следовательно, схема ТТЛ выполняет ту же логическую операцию, что и схема ДТЛ, то есть И вЂ” НЕ.
Действительно, если на входе х, или х, действует сигнал низкого уровня и ~ 0 (логический нуль), то в цепи протекает ток 404 Глава 8. Цифровые интегральные микросхемы от источника питания Е„„через резистор Я, и соответствующий открытый эмиттерный переход.
Потенциал базы транзистора ЧТ, становится равным примерно 0,7 В. Этот потенциал распределяется примерно поровну между коллекторным переходом транзистора ЧТ, и эмитгерным переходом транзистора ЧТ,. Поэтому напряжение и, „недостаточно для отпирания транзистора ЧТ„и на выходе схемы устанавливается высокий уровень напряжения У,'„„и Е „(логическая единица). Если на входах х, и х, действует высокий уровень сигнала У,'„(логическая единица), то эмиттерные переходы транзистора ЧТ, заперты, ток течет от источника Е„„через резистор Ян коллекторный переход ЪТ, и эмиттерный переход ЪТь Потенциал базы транзистора ЧТ, становится равным иб „= 0,7 В, а потенциал У„1,4 В. Транзистор ЧТ, отпирается, и на выходе схемы устанавливается низкий уровень напряжения И,„„= 0,1 В. +Еи.п У=х1 Х2 Рис.
8.19 Схема ТТЛ, сохраняя все достоинства схемы ДТЛ, имеет существенный выигрыш по площади. Поэтому эта схема в настоящее время практически вытеснила схемы ДТЛ и получила очень широкое распространение. Однако в рассмотренном варианте схема ТТЛ несмотря на простую технологию из-за малой нагрузочной способности и низкого быстродействия почти не применяется, Действительно, при подключении к выходу схемы нескольких нагрузок в виде аналогичных схем вырастает нагрузочная емкость С„, а так как резистор Я, имеет достаточно большую величину, то вырастает постоянная времени заряда емкости и быстродействие схемы падает. Для устранения этого недостатка в схемах ТТЛ вместо простого инвертора используют сложный инвертор (рис.
8.20). Транзистор ЧТ, в этой схеме выполняет функцию «фаэорасщепителяь. Рассмотрим работу инвертора. Пусть на входе инвертора (на базе транзистора ЧТ,) действует низкий уровень напряжения Р (логический нуль). Транзистор ЧТ, закрыт, потенциал точки А высокий, а точки  — низкий, следовательно, транзистор Ъ'Т, закрыт, а 'ЧТ, открыт.
Нагрузочная емкость С„быстро заряжается от источника Е„„через резистор Яь открытый эмиттерный переход транзистора ЧТ4 и диод ЧПь На выходе схемы устанавливается высокий уровень напряжения 4ОВ 8.5.Транзисторно-транзисторная логика У „= Е„„— иб, — ид = 5 — 0,7 — 0,7 = 3,6 В (логическая единица). Резистор А, предназначен для ограничения тока в последовательной цепочке УТ;У)),-УТэ Дело в том, что в моменты переключения схемы из одного состояния в другое оба транзистора, УТ, и УТ„открыты (один из них открывается, а другой не успевает закрыться), и чтобы предотвратить замыкание источника Е„„на «землю», ставится ограничительный резистор Яе +Е„„ т'=Х1 Х2 Рис.
6.20 Если на входе инвертора устанавливается высокий уровень напряжения (Р (логическая единица), то транзистор УТ, открыт, УТ, закрыт и УТ, открыт. Емкость С„разряжается через открытый транзистор УТ„и на выходе схемы устанавливается низкий уровень напряжения 0~„„= 0,1 В (логический нуль).
Диод УР, обеспечивает надежное запирание транзистора УТ, при открытом транзисторе УТ,. Благодаря тому что заряд и разряд паразитной емкости С„проходит через транзисторы УТз и УТ, с низким сопротивлением в открытом состоянии, схема ТТЛ со сложным ннвертором обладает высоким быстродействием. Среднее время задержки распространения сигнала в этой схеме составляет около 10 нс. Более высоким быстродействием обладает схема ТТЛШ, в которой вместо обычных биполярных транзисторов применены транзисторы с барьером Шотки.
В этом случае г т,„3 не. Для расширения функциональных возможностей ТТЛ-логики промышленность выпускает логические элементы, выполняюшие три функции: И/ИЛИ вЂ” НЕ, Схема такого комбинированного логического элемента представлена на рис, 8.21, а, а на рис, 8.21, б — его функциональная блок-схема, которая содержит два двухвходовых элемента И на транзисторах УТ, и УТс а также двухвходовый элемент ИЛИ вЂ” НЕ на транзисторах УТ, и УТР выходной каскад на транзисторах УТ, и УТт аналогичен рассмотренному выше, На рис.
8.21, в приведено схематическое изображение таких элементов, приводимых в справочниках. 4О6 Глава 8. Цифровые интегральные мук хемы +Емл Мтг в Рис. 8.2т 8.6. Эмиттерно-связанная логика Работа схемы ТТЛ основана на использовании режима глубокого насыщения транзистора, который характеризуется накоплением зарядов в базовой и коллекторной областях транзистора. Для рассасывания этих зарядов при переходе в закрытое состояние требуется некоторое время, что ограничивает быстродействие схемы.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
