Щука А.А. Электроника (2005) (1152091), страница 86
Текст из файла (страница 86)
Как работает логическая ячейка типа ТТЛШ? Каку|о логическую функцию она выполняет? 15. Как работает логическав ячейка тзша ЭСЛ? Какую логическую функцшо она выполняет? 16. Расскажите о рябо~с КМОП-инвсртора. 17. Как формируется логическая ячейка типа И вЂ” ПЕ оа МОП-транзисторах? 1К Как формируется логическая ячейка типа ИЛИ вЂ” НЕ на ЫОП-транзисторах? 19.
Как форл~ируется логическая ячейка на КМОП-транзисторах? 20. Расскажите о логических элементак на основе ОаАз структур. 21. Логические элементы на БнКМОП-структурах. Рекомендуемая литература 1. Аваев Н, А., Наумов Ю. Г, Фролкин Н. Т. Основы микроэлектроники Учебное пособие для вузов. — Мл Радио и связь, 1991. 2. Алексенко А. 1. Основы микросхемотехники. — 3-е пзд.
— Мл ЮНИМЕДИАСТАЙЛ, 2002, 3. Карлащук Н. И. Электронная лаборатория на 1ВМ РБ. Программа Е1есггоп1сз 5УогйЬепс1з и ее применение. — 3-е изд. — Мл СОЛОН-Пресс, 2003. 4. СтепаненкоИ.П. Основы микроэлектроники: Учебное пособие для вузов. - — 2-е изд.— Мл Лаборатории базовык знаний, 2000.
8. Запоминающие устройства 8.1. Классификация запоминающих устройств Заиоаииаюнгее устрайстьа (ЗУ) в вычислительных системах предназначено для записи, хранения и считзявания информации. ЗУ в интегральных схемах являются важнейшими элементами цифровой обработки и хранения сигналов. ЗУ, прежде всего, характеризуются емкостью памяти, выраженной в битах. По функциональному назначению основными видами памяти являются оперативныс, гюстоянные и перепрограммируемые ЗУ. Оперативные заиомииаюшне уширайшиеа (ОЗУ) предназначены для бысгрого ввода и вывода (записи и считывания) информации в любом, заранее заданном месте памяти.
Синонимом ОЗУ является термин — память с произвольной выборкой, Межлународное обозначение — КАМ (йапдощ Ассезз Мстогу). Пасталииьге заиалшиаютие ус~проб)степ (ПЗУ) предназначены в основном для считывания ранее записанной в них информации. Запись в этом виде ЗУ производится редко с целью постоянного хранения часто используемых данных. Этот класс называется также памятью только для считывания и классифицируется как йОЫ (йеас) Оп)у Мешогу).
Переирагриннируетые заиалшиаюьдие устройства (РПЗУ) предназначены для часть!иного и многократного изменения информации в ПЗУ. Они предназначены для внесения необходимых корректив в постоянную память. К этому классу относятся и перепрограммируемые потребителем запоминающие устройства (ППЗУ). Международное обозначение — Р)хОМ (Ргоягапзгпа(з)е йеаб-Оп)у Мешогу). На рис.
8.1 приведена примерная иерархия ЗУ различной емкости и их быстродействие. центральный блок микропроцессора и входящие в него сдвнговые регистры имеют малую емкость, но большое быстродействие. Оперативная память вычислительного устройства реализуется иа буферном ЗУ большой емкости (ленты, диски и т. и,) Структура запоминающего устройства, реализованного по полупроводниковой технологии, состоит из накопителя и схем управления. центральная часть полупроводникового ЗУ представляет собой матрицу, состоя~дую нз запоминающих ячеек, вертикальных и горизонтальных, адресных и разрядных шнн.
Пакатииелт является основой запомннакнцего устройства, в котором хранится информа ция в виле двоичных кодов. Пери~>ерил ичи схемы управ~силл предназначены для ввода и вывода данных Схема' управления. как правило, состоят из дешифраторов, усилителей, регистров, коммутатора~ и других схем, реализованных по совмещенной полупроводниковой технологии. Их Раба га полробно разбирается в курсах по схемотехнике. Рассмотрим устройство накопителя, способ его реализации на различных транзисторных структурах (рис.
8.2). Накопитель имеет форму магрицы, в узлах которой находятся ячеикн паияпв. Ячейки цамяти соединяются с адресной и разрядной шинами с помощью ключа. Каждая ячейка памяти может хранить один бит информации - — логический нуль или единицу. Рис. 8И. Иерархия ЗУ а вычислительном комплексе Рис.
8.2. Матричная организация накопителя Часть )). Микроэлектроники 408 Емкость ЗУ определяется количеством ячеек памяти. Каждая ячейка связана с одной нли двумя адресльыш (АШ) и разрлдлылш (РШ) итлани Если используется одна адресная и одна разрядная шины, то речь идет о длпаилческоч типе памяти.
Если каждая ячейка связана с двумя адресными н разрядными шинами, то речь идет о памяти стлаеического типа. В первом способе информацию нужно периоди чески (во время действия импульсов питания) регистрировать. Во втором способе она хранится постоянно на период подключения источника питания. Если на определенную адресную шину подать сигнал двух координат адреса нсобходи мой ячейки памяти,то произойдет коммутация по разрядной шине, можно будет записать бит информации или его считать, если он уже записан. Разрядная шина может записать "б" тРШ,) или "!" (РШ,). Адресные и разрядные шины первоначально подключены ко всем ячейкам памяти, В зависимости от конструкции ячейки памяти, способов ее коммутации с адресными и разрядными шинами, используемых транзисторных структур, различают различные типы ЗУ.
Приведем конструкции наиболее распространенных типов, 8.2. Запоминающие устройства на биполярных транзисторах Простейшие ячейки памяти на биполярных транзисторных структурах можно реализовать различными способами, в которых используется емкость р — и-перехода для хранения заряда, соответствующего логическому нулю или единице. На рис, 8.3 приведены примеры использования диодов на базе транзисторной структуры для хранения информации.
Рис. 8.3. Варианты использования емкости р — и-перехода транзисторной структуры Такие ОЗУ ненадежны вследствие рассасывания заряда токами утечки. Поэтому нан большее распространение получили ЗУ. ячейки которых способны хранить один заржал двоичной информации, Такие бнстабильные ячейки могут быть реализованы на тр"" герных схемах и различных типах биполярных транзисторных структур: ТТЛ, ТТЛШ' ЭСЛ, И Л.
Многоэмиггерные транзисторы удобно использовать в конструкции ячейки памяти з ЗУ статического типа. Типовая структура накопи~ела интегральной схемы Зу, реализованг'ая на двух эмиттерных транзисторах Т, и Гь приведена на рис. 8.4, а. ячейка памяти состоит нз двух транзисторов с перекрестными связями. Вторые эмиттер е ь! соелинены с шиной питания Первые эмиттеры соединены с разрядными шинами РШк Ш и РШь соответственно, н используются для записи и считывания информации Коллектор о ы 8.
Запоминающие устройства транзисторов соединены через резистор с плюсовой массой питания, выполняющей также функции адресной шины АШг, В режиме хранения на разрядной шине РПП устанавливается напряжение хранения, по- ложительное относительно обшей шины микросхемы. В одном устойчивом состоянии транзистор Т, открывает, а Т, закрывает. В другом устой чивом состоянии наоборот. В режиме считывания повышается напряжение как на шине АШз, так и на шине АШь Если транзистор Т; открыт, а транзистор Т, закрыт, то ток в управляющем эмитгере Эм равен нулю, напряжение на глине Р!П, не меняется. В управляющем эмитгере транзистора Т, появится ток считывания. Напряжение на шине Р!Пз повысится.
На шинах РШ, и РШ~ возникнет разность напряжений, которая считывается усилителем. Ячейка памяти, реализованная на структурах интегральной логики (рис. 84, б), работает примерно так же, как и вышеописанная. Постоянное запоминающее устройство имеет аналогичную с ОЗУ матрицу памяти запоминаюпргх ячеек. ЗУ называется постоянным потому, что в каждой ячейке раз и навсегда записаны логические нуль или единица. Единицы нужно регенерировать в зависимости от А н ь г всегда нуль. Чтобы получить нули в нужных ячейках памяти, нег в нужную ячейку.
Это делается, например, с помощью так на- 61 а) рис. 8.8. Схема постоянного диодного ЗУ рис. 8.4. Схема ячейки памяти ОЗУ, реализованная на многозмизтврном транзистора (а1 и на элементах И'Л (81 На рис. 8.5 представлена типичная схема ПЗУ, реализованная на диодах.
Она состоит из накопителя, адресных входов и выходов. Каждая адресная шина предназначена для ввода определенного кода: 0011, 0100, 0111, 1100 и т.д, Запись информационного кола осуществляется с помощью диодов, которые пРисоединены между адресными шинами и теми разрялными шинами, на которых должна хранитьсв логическая единица. Часть П.
Микроэлектроника 4зО Например, подадим на адресную шину ДШ, логическую единицу в виде соответствующе го напряжения в выбранной строке. Напряжение с этой адресной шины поступит только на разрядную шину РШь На других шинах Р!Д„РШ, и РШ> будет отсутствовать напряжение. На выхол пойдет только „дО)ОО. Пережигание диодов (перемычек) производится в специальных устройствах в местах расположения логических нулей.
На рис. 8.5 штриховыми линиями показаны перегоревшие перемычки. 8.3. Запоминающие устройства на МДП-транзисторах Наиболее распространенным типом ЗУ являются схемы памяти на МДП-структурах Их основными преимугцествами перед ЗУ на биполярных структурах являются: О малая потребляемая мощность; ° высокая степень интеграции; ") сравнительная простота технологии (число технологических операций на 30% меньше); З низкая стоимость при больших объемах производства; ° высокий запас помехоустойчивости; ° энсргонезависнмость ЗУ, По режимал» работы накопительной матрицы ЗУ различают следующие ИС памяти: .а динамические ЗУ, в которых информация сохраняется в накопителе в виде зарядов на емкостях, входящих в состав элементов памяти, а регенерация зарядов происходит периодически от источника питания; Л статические ЗУ, в которых сохранение информации в накопителе обеспечивается с помощью источников питания; .а квазистатические, в которых информация в накопителе сохраняется в виде зарядов, а их регенерация происходит в определенные периоды, в течение которых происходит считывание и повторная запись считанной информации в каждом элементе накопителя.
Наиболее распространены однотранзисторные ячейки памяти (рис. 8.6, а). Схема состоит из транзистора 'Г и запоминающего конденсатора С. а) б) Рнс. В.а. Схема динамических запоминающих элементов, реапнзованньж на одном транзистора ~ а) н трек транзнстсрах (б) а(( 8. Запоминающие устройства В режиме хранения напряжение на АП( близко к нулю, Транзистор Т, закрыт. Конденсатор С отключен от разрядной шины.
В конденсаторе хранззтся информация в виде разряда Д = С((. В случае хранения логической единицы заряд >У = С(7 будет постепенно уменьц~аться за счет токов утечки в подложку. При хранении логического нуля заряд >( = Сбо, и конденсатор будет слегка заряжаться предпороговым током транзистора от положительно заряженной РШ. Для ЗУ требуется регулярный процесс регенерации для всех элементов строки. 1 о В режиме записи на разряднои шине устанавливается напряжение (( или Ь, а затем подается пояожительный импульс на АШ. Транзистор отпирается и на обкладках конденса- 1 о тора устанавливается нужное напряжение (( или (( .
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
