Щука А.А. Электроника (2005) (1152091), страница 90
Текст из файла (страница 90)
Это четырехразрядный счетчик, на что указывает число двоичных разрядов на выходе Для быстродействующих цифровых устройств важно, чтобы все ступени счетчика сраоатывали одновременно. Такие счетчики называют синхроннылт. С этой целью тактовые импульсы одновременно подаются на выходы Г всех триггеров. В данном режиме )К. триггеры используются как при 3.— — А = 1, так и при >= К = О. 10.2.
Регистры сдвига Рвгпсгпры сдвига или сдвигавые рг>ч>стры предназначены для сдвига числа на одну позици<о каждый раз, когда вводится новое число. Регистры сдвига обладают временной памятью. Регисзры сдвига реализуются на триггерах. На рис. 10.2 приведена схема режима сдвига, реализованного на.1К-триггерах. За четыре полных такта логическая единица с входа первого разряда передается на выход Ц последнего разряда. На рис.
10.2, б приведены временные диаграммы работы <етырехразрядного регистра сдвига. Предполагается, что первоначальное состояние регистра нулевое, а логическое состояние на входе является логической единицей и не изменяется в течение четырех тактов синхронизации. Если данные вводятся поразрядно, то регистр называется пап<вдова>пвпьиыги реглс>прап сдвига. Существует и параллельная загрузка, при которой информационные разряды вводятс" в Регистр одновременно по команде одного тактового импульса. 10.3. Сумматоры СУх>ча>пар представляет собой логический операционный узел, выполняющий арифмет" ческое сложение кодов двух чисел в цифровых устройствах. Т1ри арифметическом сложении выполняются различнь<е дополнительные операции: уч чет маков чисел, выравнивание порядков слагаемых и т.
л. Сумматоры квалифицируют по различным признакам, например по числу входов и вы ходов. 10. Цифровые устройства на основе триггеров а) б) Рис. 10.2. Функциональная схема регистра сдвига и временные диаграммы его работы На рис. 10.3 показан четвертьсумматор с двумя входами для двух одноразрядных «псел и одним выходом, на котором реализуется их сумма. е) б) а) Рис.
10.3. Четвертьсумматор (в) и схема вгс реализации нв элементах И вЂ” НЕ и ИЛИ вЂ” НЕ )б, е) На рис. 10.4, а показан полусумматор с двумя входами, на которые подаются одноименные разряды двух чисел, и двумя выходами, на одном из которых реализуется арифметическая сумма, а на другом — перенос в следующий более старший разряд. Обозначением полусумматора служат буквы НЯ ()за)гзцт — полусумма). Полусумматор может быть реализован на элементе исключающих ИЛИ и одном двухвходовом вентиле И (рис.
10.4, 6). Полные одноразрядные сумматоры характеризуются наличием трех входов, на которые подаются одномерные разряды двух складываемых чисел и перенос из предылущего бо- Часть д Микроалалтроник лес младшего разряда, и двумя выходами, на одном из которых реализуется арифметич окая сумма в данном разряде, а на другом — перенос в более старший разряд. б! а) Рис. 10.я. Пслусумматср (а! и его структурная схема (0) Схема полного сумматора, реализованного на двух полусумматорах, показана на рис.! 0.5, а. б! Рис. 10.0.
сумматор, реализованный на двух пслусумматсрах (а(, и один из вариантов его Реализации на ИЛЭ типа ИЛИ вЂ” НЕ (б! Сумматор на схемах обозначается КМ. На входы а н Ь сумматора подаются два слагаемых, на вход р — перенос из предыдущего несущего разряда.
Выходы обеспечивают суммирование по каналу 5 и перенос в старший разряд но каналу Р. Особенностью выходных сигнатов полного двоичного сумматора является их самодвойственность как функций алгебры логики. другими словами, выходные сигналы 5 и Р спо собны инвертировать свое значение при инвертировании всех переменных, от которы~ они зависят. Полные сумматоры совместно с инверторами используются для проведения операций вычитания. Сумматоры и вычитатели реализованы в виде интегральнглх схем.
10.4. Шифраторы и дешифраторы (ззлгрритором в вычислительной технике называют комбинационный узел, предназн ченный лля преобразования одного из совокупности входных функционально однот" тинных однопозиционных кодов в двоичный код. Одним нз аппаратных средств для ввода данных в цифровую систему явля~тел кла " эа, которая переводит лесятнчные цифры в кол. На рис. (0.6 приведена структуРа шифр ь а- гора клавиатуры, выполненная на логических элементах. 1 ч'чу т в) б) Рис. 10.6. Структура шифратора клавиатуры дпя авода шестнадцатеричных чисел (а) н ее условное обозначение 1б) Клавиатура предназначена для ввода шестнадцатеричных чисел. Переменные 4-разрядного двоичного кода с весами соответственно 3, 4, 2, 1 обозначены переменными х,, хз, хн х,. Осведомительный сигнал 7 принимает значение 1 при нажатии клавиши и значение 0 при всех нажатых клавишах.
Этот сигнал называется сиглпл-унпверс)мь Шестнадцатеричные цифры состоят из десятичного числа от 0 до 9 и шести цифр, обозначенных большими латинскими буквами А, В, С, 1), Е, Г. Схема шифратора состоит из шести логических ячеек типа ИЛИ вЂ” НЕ и одной типа И вЂ” НЕ. Интегральная схема может быть обозначена буквами ССз (побег). Приведенный тип шифратора предназначен для обработки зависимых однопозиционных сигналов. Это означает, что из всех клавиш может быть нажата только одна.
Такие шифраторы называются приоритетными. При большом пшле кнопок на клавиатуре код каждой клавиши поддерживается или программным сканированттем столбцов и строк, или специализированным контрочлером, Дешиф)тапзоротт в цифровой технике называют комбинационный узел, преобразующий п-разрядный двоичный код в однопозиционный или в совокупность однопознционных кодов. Примерами однопозиционных кодов ьто~ут быть адрес ячейки памяти.
однозначный сигнал установки счетчика в нулевое состояние и т. д. двоичный п-разрядный код имеет 2" наборов и столько же однопозиционных кодов. Дешифраторы, как и шифраторы, выполняются в виде интегральных схем. ))олньы~ дешифратором называется дешифратор, имеющий )к'= 2" выходов, если Л'< 2", то — непозпьмп На рис. 10.7 приведены структурные схемы полного дешифратора, преобразующего двухразрядный двоичный код в однопозиционный. Переменные дешифруемого двухразрядного двоичного кода обозначены хо и хн однопозиционный выход дсшифРвтоРв обозначен как.)з. Однопозиционный выход дешифРатоРа выРабатывает активный сигнал О или 1. Выходные сигналы.l, )з lз опРедслвютса фУнкцией алгебры логики и зависят от переменных.г, и хп Условное обозначение дешифратора приведено на рис.
10.7, в. Цифры 2 и 1 слева обозначают двоичные веса разрядов дешифрирусмого двоичного кола, а кружки справа свидетельствуют о том, что активными сигналами выхода являются уровни 0 положительной логики. Их отсутствие свидетсльст- Часть П.Микроэлектроника вует о том, что активными сигналами выхода являются 1. На интегральных схемах д . ц~ифратора маркируются буквы 0С вЂ” бесодег. а) в) Рне.
10,7. Структурные схемы дешифраторов (в, б) и нх условное обозначение (в) 10.5. Мультиплексор Мультиплексором в вычислительной технике называется цифровой комбинационный узел, осушествляюп(нй алресную передачу (коммутацию) данных от одного из многих входов в один единственный вход. Передача п-разрядного слова может быть осуществлена с помощью п-однобитовых мультиплексоров. Мультиплексор может быть реализован как логический узел, составленный из интегральных логических элементов, в которых адрес задается двоичным кодом. На рнс. 10,8, а приведена структурная схема мультиплексора.
а) б) Рис. 10.8. Структурная схема мультиплексора на четыре позиции (в) н ее условное обозначение (б) МУльтиплексоР на четыРе входных однобитовых данных Вз, 0н ()и Вз Реализован на чс" гырех 3-входовых элементах И и одном 4-входовом элементе ИЛИ. Алресные переменные а, и аз характерны для разрядности адреса входного направлен" ния равного лвум.
Мультиплексор на четыре позиции обозначают М84-+ 1 (рис. 10.8, б). Число информационных входов мультиплексора может быть увеличено как за счет ком бинационного включения мультиплексоров М54-+ 1, так и за счет увеличения числа состояний выхода до трех. На основе мультиплексоров могут быть созданы различи чныс руньч(нецельные цифровые устройства. Например, на основе мультиплексора можно со созс гл зать многоканальный селектор, позволяющий осуцзествить коммутацию н входов с п"и зыходалзи.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
