Меркулов В.И., Дрогалин В.В. Авиационные системы радиоуправления. Том 2 (2003) (1151998), страница 24
Текст из файла (страница 24)
Рост производительности К1ЯС-процессоров обеспечивается за счет технических достижений и быстрого прогресса в области разработки компиляторов. Однако в развитии К1БС-процессоров при наращивании их вычислительной мощности по мнению специалистов, стали проявляться «предкризисные явленияа. Среди проблем можно отметить сложность логики, обеспечивающей загрузку функциональных исполнительных устройств, проблемы пропускной способности и задержек при обращении к разным уровням иерархии памяти — от КЭШ-памяти до оперативной памяти (ОП). Нерешенность этих проблем грозит простоями функциональных устройств (ФУ) современных суперскалярных микропроцессоров, т.е. понижением их производительности.
Поэтому была предложена концепция архитектуры с использованием сверхбольшого командного слова ЧЫ% (Че~у (.агяе 1пышсбоп %огд). В такой архитектуре команда состоит из ряда полей, каждое из которых управляет работой отдельного блока процессора. Таким образом, все командное слово (длина слова 64 и более разрядов) определяет поведение всех блоков процессора, т.е.
применяется технология явного параллелизма на уровне команд. Это однозначно диктует появление в архитектуре большого числа ФУ и сверхбольших файлов регистров. Задача обеспечения эффективного распараллеливания работы отдельных блоков возлагается при этом на компилятор, который должен сгенерировать машинные команды, содержащие явные указания на одновременное исполнение операций в разных блоках. Безусловно, это вызывает сложные проблемы разработки соответствующих компиляторов.
В архитектуре ЧЫ% имеются проблемы выбора длины команды, влияющей на эффективность использования программной кэш-памяти; проблемы «масштабирования» микропроцессора (возможность наращивания ФУ). Серьезным фактором, снижающим эффективность ЧЫ%- процессоров, являются команды ветвления, зависящие от данных, значения которых становятся известны только в процессе вычислений. На сегодняшний день для повышения производительности микропроцессоров используются два способа: повышение тактовой частоты и усложнение логики планирования вычислений и внутренней структуры. 9.3.3. МИКРОПРОЦЕССОРЫ ДЛЯ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ Систелгы цифровой обработки сигналов призваны решать задачи обрабоп1ки, сокращения избьппочности и передачи информиции в ревя«пол~ масштабе врел~ени прилюенительно к различиыл~ прикладным областям (связи, системам управления, радиолокации и др.) Эволюция теории и техники ЦОС напрямую связана с достижениями в области микроэлектроники и компьютерных технологий.
В современной теории и практике ЦОС существуют четыре основных взаимосвязанных направления (3 Г), основанные на: цифровой частотной селекции сигналов; быстрых алгоритмах обработки сигналов; адаптивной и оптимальной обработке сигналов; обработке многомерных сигналов и полей. В теории цифровой частопшой селекции сигналов наибольший эффект получается при многоскоростной обработке на основе эффектов прореживания по времени и по частоте. 125 Второе ниправленае — быстрые алгоритмы обработки сигналов, ориентировано на построение высокоскоростных алгоритмов ЦОС путем сокращения операций и замены операций умножения операциями сложения и сдвига. К таким алгоритмам, прежде всего, относятся многочисленные модификации алгоритма быстрого преобразования Фурье (БПФ) и методы теоретико-численных преобразований. Третье направление — адаптивная и оптимальная обработки сигналов охватывают широкий сйектр методов решения задач оптимальной фильтрации и обработки сигналов в условиях априорной неопределенности о характере исследуемого динамического процесса.
Четвертое направленое — обработка многомерных сигналов и полей, является развитием обработки одномерных сигналов. В первой половине 80-х годов началась эра СБИС обработки сигналов 1)ЗР (1)!8!!а! 8!8па! Ргосезгйпй) — нового класса микропроцессоров (ТМБ 32010 фирмы Т! и др.). Этот класс микропроцессоров представлял собой семейство однокристальных микроЭВМ с внутренней архитектурой, ориентированной на высокоэффективную программно-аппаратную реализацию классических алгоритмов ЦОС.
В результате интенсивных разработок в значительной степени выросли вычислительная производительность и другие ресурсы однокристальных МП ЦОС. Уменьшение стоимости и расширение функциональных возможностей СБИС обработки сигналов способствовали широкому практическому использованию методов ЦОС в различных сферах научной н производственной деятельности с учетом ограничений, накладываемых внутренними ресурсами применяемых сигнальных процессоров. Отличительной особенностью задач цифровой обработки сигналов (25] является поточный характер обработки больших объемов данных в реальном времени, требующий от технических средств высокой производительности и обеспечения возможности интенсивного обмена с внешними устройствами.
Это достигается в настоящее время благодаря специальной архитектуре сигнальных микропроцессоров и проблемноориентированной системе команд. В МП РБР применяется гарвардская архитектура вычислительной системы в отличие от фон-неймановской, в которой и команды и данные хранятся в единой памяти. В гарвардской архитектуре для хранения программы (команд) и данных используются различные устройства памяти. Соответственно, в системе имеются два комплекта шин для этих устройств. В такой системе можно одновременно производить операции обращения к различным устройствам памяти, что повышает производительность МП 1)БР.
Количество шин, особенно шин данных, в различных МП ПЯР сушественно отличается, что также влияет на их производительность. 126 Архитектура сигнальных МП определяется несколькими базовыми операциями, которые используются в алгоритмах цифровой фильтрации и спектрального анализа. В дополнение к использованию в сигнальных МП известных методов сокращения длительности командного цикла, характерных для к1ЯС- процессоров (конвейеризация микроинструкций и инструкций, размещение большинства операндов команд в регистрах, разделение шнн команд и данных и т.п.), они обладают высокой степенью специализации. Характерным для сигнальных процессоров является наличие аппаратного умножителя, позволяющего выполнять умножение двух чисел за один командный цикл. В универсальных процессорах умножение обычно реализуется за несколько тактов.
Другой особенностью МП ОЗР является наличие в системе команд таких операций, как умножение со сложением (с указанным в команде числом выполнений в цикле и с правилом изменения индексов используемых элементов массивов), инверсия бит адреса, разнообразные битовые операции. В МП ПИР реализуется аппаратная поддержка программных циклов и кольцевых буферов. Один или несколько операндов извлекаются из памяти в цикле исполнения команды. Использование в МП ОЯР обработки данных в формате с плавающей точкой обусловлено рядом причин и, в частности, широким динамическим диапазоном обрабатываемых сигналов.
Работа с данными в формате с плавающей точкой существенно упрощает и ускоряет обработку, повышает надежность программы, поскольку не требует выполнения операций округления и нормализации данных, отслеживания ситуаций потери значимости и переполнения. Следует отметить, что решение задач ЦОС на универсальных процессорах при примерно равных тактовых частотах может занимать в несколько раз больше времени по сравнению с процессорами РБР, так как последние являются проблемно-ориентированными. В числе наиболее распространенных МП ОЯР можно назвать изделия компаний Мо1ого!а (56002, 96002), Техаз 1пз!гипзеп1з (ТМЯ 320Схх), Апа1оя Рпчсез (21хх, 210хх).
В семействах имеются модификации для применения в многопроцессорных системах. В качестве примера на рис. 9.5 приведена структура микропроцессора ОБР 96002 фирмы Моюго!а [25). Это 32-разрядный однокристальный микропроцессор с устройством обработки данных в формате с плавающей точкой.
Он содержит 1024 слова памяти данных, разделенной между памятью данных Х и т', 1024 слова программной памяти, два ППЗУ, двухканальный контроллер прямого доступа в память (ПДП), подсистему начальной загрузки программы, а также встроенные средства отладки и эмуляции. 127 Центральное процессорное устройство (ЦПУ) состоит из трех функционирующих параллельно 32-разрядных исполнительных устройств: арифмегико-логическое устройство (АЛУ) данных, устройства генерации адреса и устройства управления программой. Процессор содержит два идентичных порта расширения памяти, обеспечивающих интерфейс с различными типами памяти (БКАМ, РВАМ, УКАМ).
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
