Э. Таненбаум - Архитектура компьютера (1127755), страница 100
Текст из файла (страница 100)
Это значительно снижает производительность, поскольку необходимо производить декодирование еще до того, как определено, где начинается следую1цая команда. В большинстве команд вслед за байтом кода операции, который указывает местонахождение операнда в памяти, следует второй байт, несущий всю информацию об операнде. Эти 8 бит распределены в 2-разрядном поле М01) и двух 3-разрядных регистровых полях ВЕС и В/М. Иногда первые 3 бита этого байта используются в качестве расширения для кода операции, давая в сумме 11 бит для кода операции. Тем не менее 2-разрядное поле означает, что существуют только 4 способа обращения к операндам и один из операндов всегда должен быть регистром.
Логически должен идентифицироваться любой из регистров: ЕАХ, ЕВХ, ЕСХ, Е1)Х, ЕЯ1, Е01, ЕВР, ЕЯР, но правила кодирования команд запрещают некоторые комбинации, которые отводятся для особых случаев. В некоторых типах команд требуется дополнительный байт, называемый $1В (Яса!е, 402 Глава 5. Уровень архитектуры набора команд 1пг)ех, Вазе — масштаб, индекс, база), который дает дополнительную спецификацию. Эта схема не идеальна, она является компромиссом между требованием обратной совместимости и желанием учесть новые особенности, которые не были предусмотрены изначально.
Добавим еще, что некоторые команды имеют 1, 2 или 4 дополнительных байта для определения адреса команды (смещение), а иногда еще 1, 2 или 4 байта, содержащих константу (непосредственный операнд). Форматы команд процессора 0йгаЗРАЙС Ш Архитектура команд процессора (ЛггаЯРАКС П1 состоит из 32-разрядных команд, выровненных в памяти. Команды очень просты. Каждая из них выполняет только одно действие. Типичная команда задает два регистра, в которых находятся исходные операнды, и один выходной регистр. Вместо одного из регистров команда может использовать константу со знаком. При выполнении команды 1.0АО два регистра (или один регистр и 13-разрядная константа) складываются вместе для определения считываемого адреса памяти.
Данные оттуда записываются в другой указанный в команде регистр. Изначально машина БРАКС имела ограниченное число форматов команд (рис. 5.11). Со временем добавлялись новые форматы, Когда писалась эта книга, количество форматов уже было равно 31, и в планах было увеличение (долго ли осталось ждать того дня, когда появится реклама «самого сложного в мире К1ЯС-процессора~?).
Большинство новых вариантов были получены за счет отъема нескольких битов у какого-нибудь поля. Например, изначально для команд перехода использовался вариант 3 формата (с 22-разрядным смещением). Когда были добавлены команды прогнозируемых ветвлений, из 22 бит было изъято 3: один из них стал использоваться для прогнозирования (совершать или не совершать переход), а два оставшихся определяли, какой набор битов условного кода нужно использовать. В результате получилось 19-разрядное смещение. Приведем другой пример. Существует много команд преобразования типов данных (целых чисел — в числа с плавающей точкой и т.
д.). Для большинства этих команд используется вариант 1Ь формата, в котором поле непосредственной константы разбито на 5-разрядное поле, указывающее входной регистр, и 8-разрядное поле, предоставляющее дополнительные биты кода операции. Однако в большинстве команд все еще используются форматы, показанные на рисунке. Первые 2 бита каждой команды помогают определить формат команды и сообщают аппаратному обеспечению, где найти оставшуюся часть кода операции, если она есть. В варианте 1а формата оба источника операндов представляют собой регистры; в варианте 1Ь один источник — регистр, второй — константа в промежутке от -4096 до +4095.
Бит 13 определяет один из этих двух форматов. (Биты нумеруются с 0.) В обоих случаях местом сохранения результатов всегда является регистр. Достаточный объем пространства имеется для 64 команд, некоторые из которых зарезервированы на будущее. Поскольку все команды 32-разрядные, включить в команду 32-разрядную константу невозможно. Команда 5ЕТН1 устанавливает 22 бита, оставляя про- форматы команд 403 странство для другой команды, чтобы установить оставшиеся 10 бит. Это един- ственная команда такого необычного формата.
Формат 2 5 8 5 1 8 3 регистра 1а Непосредственный операнд 1Ь 22 2 5 з 2 ~ Выходной Код регистр операции Непосредственная константа ЗЕТН! 22 2 1 4 3 Код А Условие операции Смещение относительно счетчика команд ВИАНСН 2 4 зо Смещение относительно счетчика команд СА!Л Рис. 5.11. Исходные форматы команд процессора ВРАЙС Форматы команд 8051 В 8051 предусмотрено шесть простых форматов команд (рис. 5.12). Размер команд может быть равен 1, 2 или 3 байтам. Вариант 1 формата предусматривает наличие в команде только кода операции.
Такова, к примеру, команда инкремента сумматора. Вариант 2 формата также состоит из одного байта, но из 8 бит в нем 5 выделяется на код операции, оставшиеся 3 — на номер регистра. По атому формату строятся команды, которые одновременно обращаются к сумматору и регистру, например команды добавления значения из регистра в сумматор или переноса данных из сумматора в регистр. Для непрогнозируемых условных переходов используется вариант 3 формата, в котором поле условия определяет, что проверяется.
Бит А нужен для того, чтобы избегать пустых операций при определенных условиях. Формат команд прогнозируемых ветвлений тот же, только с 19-разрядным смещением, как было сказано ранее. Последний формат используется для команды вызова процедуры САСС. Эта команда особая, поскольку только в ней для определения адреса требуется 30 бит. В данной архитектуре существует один 2-разрядный код операции.
Требуемый адрес — зто целевой адрес, разделенный на четыре. Таким образом, относительно текущей команды диапазон составляет примерно 2з' байт. 404 Глава 5. Уровень архитектуры набора команд Формат 1 Код операции Операнд 3 Код операции 4 Код операции 11-разрядный адрес 5 Код операции 18-разрядный адрес Операнд 2 Операнд 1 5 Код операции Рис. 5.12. Форматы команд 8051 Команда, построенная по варианту 3 формата, состоит из операнда размером 1 байт. В качестве операнда может, в частности, выступать непосредственная константа (загружаемая в сумматор), смещение (например расстояние перехода) или номер бита (в целях установки, сброса или проверки бита п).
Варианты 4 и 5 формата предназначены для команд переходов и вызовов подпрограмм. 11-разрядные адреса применяются в отсутствие внешней памяти, когда длина адреса не превышает 4096 (в модели 8051) или 8192 (в модели 8052). Если внешняя память присутствует и ее объем составляет более 8 Кбайт, применяются 16-разрядные адреса. Команда, построенная по варианту 6 формата, содержит два 8-разрядных операнда. Этот формат характерен для многих команд, например, для команды переноса 8-разрядной непосредственной константы по адресу встроенной в микросхему памяти. Адресация Большинство команд работают с операндами, расположение которых необходимо каким-то образом указать.
Этот механизм, который мы обсудим в данном разделе, называется адресацией. Режимы адресации До сих пор мы не рассказывали о том, как интерпретируются биты адресного поля для нахождения операнда. Самое время разобраться в этой проблеме. Итак, поговорим о режимах адресации. Адресация 405 Непосредственная адресация Самый простой способ указания операнда — хранить в адресной части сам операнд, а не адрес операнда или какую-либо другую информацию, описывающую, где находится операнд. Такой операнд называется непосредственным, поскольку он автоматически вызывается из памяти одновременно с командой; следовательно, сразу становится непосредственно доступным. Один из вариантов команды с непосредственным адресом для загрузки в регистр К1 константы 4 показан на рис. 5.13.
Рис. 5.13. Команда с непосредственным адресом дпя загрузки константы 4 в регистр 1 При непосредственной адресации не требуется дополнительного обращения к памяти для вызова операнда. Однако у такого способа адресации есть недостатки. Во-первых, таким способом можно работать только с константами. Во-вторых, число значений ограничено размером поля. Тем не менее эта технология используется во многих архитектурах для определения целочисленных констант. Прямая адресация Следующий способ определения операнда — просто дать его полный адрес. Такой режим называется прямой адресацией.
Как и непосредственная адресация, прямая адресация имеет некоторые ограничения: команда всегда имеет доступ только к одному и тому же адресу памяти. То есть значение может меняться, а адрес — нет, Таким образом, прямая адресация может использоваться только для доступа к глобальным переменным, адреса которых известны во время компиляции. Многие программы содержат глобальные переменные, поэтому этот способ широко используется. Каким образом компьютер узнает, какие адреса непосредственные, а какие прямые, мы обсудим позже. Регистровая адресация Регистровая адресация по сути напоминает прямую, только в данном случае вместо ячейки памяти указывается регистр.
Поскольку регистры очень важны (благодаря быстрому доступу и коротким адресам), этот режим адресации является самым распространенным на большинстве компьютеров. Многие компиляторы определяют, к каким переменным доступ будет осуществляться чаше всего (например, индексы циклов) и помещают эти переменные в регистры. Такой режим называют регистровой адресацией. В архитектурах с перенаправлением для загрузки, например ПггаЯРАВС П, практически все команды используют этот режим адресации.
Он не применяется только в том случае, если операнд перемещается из памяти в регистр (команда 1.ОАО) или из регистра в память (команда 5ТОйЕ). Но даже в этих командах один из операндов является регистром — туда отправляется слово из памяти и оттуда перемещается слово в память. 406 Глава 5. Уровень архитектуры набора команд Косвенная регистровая адресация Листинг 5.1. Программа элементов массива ИОЧ Д!.40 МОН Д2.ФЯ МОЧ ДЗ.ФЯ 4096 'сООР. ЯОО Д1.
Я21 ЯОО д2.1)4 СИР Д2.ДЗ Вот 'сООР на ассемблере для вычисления суммы накопление сукин в Д1, изнвчапвно О Д2 = адрес пассива Я ДЗ = адрес первого слова после Я получение операнда через регистр д2 увеличение Д2 на одно слово (4 байта> проверка завершения если д2 < РЗ, продолшатв цикл В этой маленькой программе мы использовали несколько режимов адресации. В первых трех командах выполняется регистровая адресация первого операнда (целевого) и непосредственная адресация второго (константа, обозначаемая символом зг). Вторая команда помещает в В2 не содержимое элемента А, а элемент А.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
