К. Хамахер, З. Вранешич, С. Заки - Организация ЭВМ - 5-е издание (2003) (1114649), страница 107
Текст из файла (страница 107)
Следовательно, его содержимое всегда доступно на адресных линиях шиньь Это случай, когда процессор является хозяином шины. Когда в МАК загружается новый адрес, он появляется на шине памяти в начале следующего такта, как показано на рис. 7.5. Управляющий сигнал считывания активизируется одновременно с загрузкой регистра.
В ответ на этот сигнал схема интерфейса шины помещает на шину команду чтения МК. При такой организации действия 1 и 2 можно объединить в один управляющий шаг. Действия 3 и 4 тоже можно объединить, если активизировать управляющий сигнал МОК;„л во время ожидания ответа основной памяти. Полученные из памяти данные будут загружены в М1Ж в конце того такта, на котором получен сигнал МгС. На следующем такте для пересылки данных в регистр К2 активизируется линия М1Ж,. Зто означает, что операция чтения данных из памяти может быть выполнена за три шага.
1. К1, МАК;ъ, Кеай. г. М)Ж„,, СЧМРС. 3. М1ж,ь К2ы. Здесь ЪЧМгС вЂ” это управляющий сигнал, сообщающий управляющим схемам процессора, что они должны ждать поступления сигнала МгС. На рис. 7.5 показано, что сигнал МОК в устанавливается в 1 на время действия команды чтения МК В дальнейшем мы не будем явно указывать<b>Текст обрезан, так как является слишком большим</b>.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
