К. Хамахер, З. Вранешич, С. Заки - Организация ЭВМ - 5-е издание (2003) (1114649), страница 106
Текст из файла (страница 106)
Регистры г', Х и ТЕМР не предназначены для хранения данных, сгенерированных одной командой, для последующего применения другой командой. На вход А арифметико-логического устройства мультиплексор М~1Х подает либо выходной сигнал регистра У, либо константу 4. Константа 4, как вы понимаете, увеличивает содержимое счетчика команд. Два возможных значения управляющего входа мультиплексора, определяющих выбор константы 4 или регистра У, мы будем обозначать как Бе1ес14 и Яе1есС г'.
В ходе выполнения команды данные пересылаются из одного регистра в другой и в процессе обработки часто попадают в АЛУ, где над ними выполняются арифметические или логические операции. Дешифратор команды и управляющий логический блок отвечают за определение и выполнение действий, заданных командой, которая загружена в регистр 1К. Дешифратор генерирует управляющие сигналы, необходимые для выбора регистров, участвующих в выполнении заданной команды, и управляет пересылкой данных. Регистры, АЛУ и внутренняя шина процессора вместе взятые составляют тракт данньа (дагараг11). Процесс выполнения команды — это не что иное, за малым исключением, как реализация в определенной последовательности одной или нескольких из перечисленных ниже операций: + пересылка слова данных из одного регистра процессора в другой регистр или в АЛУ; + выполнение арифметической или логической операции и сохранение результата в регистре процессора; + выборка содержимого заданного адреса памяти и загрузка его в регистр процессора; + сохранение слова данных из регистра процессора по заданному адресу основной памяти.
Мы подробно рассмотрим процесс выполнения каждой из этих операций, используя модель процессора, приведенную на рис. 7.1. 454 Глава 7. Процессор Внутренняя шина процессора Управляющие сига злы Шина памяти Управлени сигналом МОХ Управляющие сигналы АЛУ Рис. 7.1. Организация тракта данных внутри процессора с единственной шиной 7.1.1. Пересылка данных между регистрами В ходе выполнения команд данные постоянно пересылаются из одного регистра в другой. За помещение содержимого регистра на шину и загрузку данных с шины в регистр отвечают два сигнала, символически показанных на рис.
7.2. Вход и выход регистра И соединяются с шиной через ключи, управляемые сигналами кгв и Кг„,. Когда Вт;в устанавливается в 1, находящиеся на шине данные загружаются 7.1. Базовые концепции 455 в регистр Кт. Аналогичным образом, когда Ктввг устанавливается в 1, данные из регистра Кг помещаются на шину. Но если Кг,„г - О, шина может использоваться для пересылки данных других регистров. Внутренняя шина процессора Управляющий сигнал МПХ Рис. 7.2.
Входные и выходные вентили регистров, показанных на рис. 7Л 456 Глава 7. Процессор Предположим, что мы хотим переслать содержимое регистра К1 в регистр К4. Это можно сделать в два этапа: + активизируем выход регистра К1, установив К! „в 1, в результате чего содержимое К1 будет помещено на шину процессора; + активизируем вход регистра К4, установив К4ы в 1, и данные с шины про- цессора будут загружены в регистр К4.
Все операции по пересылке данных внутри процессора выполняются в течение периодов времени, определяемых такглоеьрг согнслом процессора. Сигналы, управляющие конкретными операциями пересылки, активизируются в начале такта. В нашем примере К1,, и К4 устанавливаются в 1. Регистры состоят из триггеров, управляемых фронтом сигнала. Поэтому на следующем активном фронте сигнала триггеры, составляющие регистр К4, загрузят данные, переданные на их входы. Одновременно с этим управляющие сигналы К1ел и К4ы опять будут установлены в О.
Эту простую модель тактирования процесса пересылки данных мы будем применять до конца главы. Однако возможны и другие схемы пересылки данных, например, с использованием для этой цели обоих фронтов сигнала. Кроме того, в тех случаях, когда в процессоре не задействуются триггеры, тактируемые фронтом сигнала, для обеспечения корректной пересылки данных могут быть использованы два или более тактовых сигналов. Такое тактирование называется многофазным. Схема реализации одного разряда регистра К1 показана на рис.
7.3. Для выбора данных, подаваемых на вход тактируемого фронтом сигнала О-триггера, используется двухвходовый мультиплексор. Когда значение сигнала на управляющем входе Кты равно 1, мультиплексор считывает данные шины. Эти данные будут загружены в триггер по переднему фронту сигнала.
Когда М;„равен О, мультиплексор помещает на шину текущие данные триггера. Шина К!ы Тактовые импульсы Рис. 7.3. входные и выходные вентили одного разряда регистра 7.1. Базовые концепции 457 Выход триггера О соединяется с шиной через вентиль, имеющий три состояния. Когда К|,ы равен О, выход вентиля находится в высокоимпедансном (электрически отсоединенном) состоянии, которое соответствует открытому ключу.
Когда К1,ы равен 1, вентиль передает на шину О или 1, что зависит от значения О. 7.1.2. Выполнение арифметической или логической операции АЛУ представляет собой комбинационную схему, то есть такую, которая не способна хранить данные. Это устройство выполняет арифметические и логические операции над двумя операндами, поданными на его входы А и В.
На рис. 7.1 и 7.2 одним из операндов является выходное значение мультиплексора МПХ, а второе считывается непосредственно с шины. Сгенерированный АЛУ результат временно запоминается в регистре 2. Последовательность операций по прибавлению содержимого регистра К1 к содержимому регистра К2 и записи результата в регистр КЗ приведена ниже. 1. К1~ Уы. 2. К2 ~, Яе1ес~у, Абб, 2и. 3. ЕюКВы Сигналы очередного шага активизируются на время соответствующего атому шагу такта.
Все остальные сигналы в это время не активны. Так, на шаге 1 активны выход регистра К1 и вход регистра У, поэтому содержимое регистра К1 по шине пересылается в регистр У. На шаге 2 сигнал на управляюшей линии мультиплексора устанавливается в Яе1есг г', поэтому мультиплексор направляет содержимое регистра У на вход А арифметико-логического устройства. В это же время содержимое регистра К2 передается на шину и через нее на вход В. Выполняемая АЛУ функция задается сигналами на его управляющих линиях. В данном случае линия АИ устанавливается в 1, и в ответ АЛУ генерирует сумму двух чисел на входах А и В, Эта сумма загружается в регистр 2, входной сигнал которого активен.
На шаге 3 содержимое регистра Е пересылается в результирующий регистр К3. Последняя операция пересылки не может быть выполнена на шаге 2, так как на одном тактовом цикле с шиной может быть соединен выход только одного регистра. В этой вводной части мы предполагаем, что каждой выполняемой процессором функции соответствует специальный сигнал.
В частности, отдельным управляющим сигналом задается каждая операция АЛУ (сложения, вычитания, Исключающее ИЛИ и т. д.). На практике же операции кодируются посредством меньшего количества сигналов. Например, если АЛУ может выполнять 8 операций, для их выбора достаточно трех управляющих линий. Ограничения, преимущества и недостатки принципа кодировки управляющих сигналов мы рассмотрим в разделе 7.5.1.
7.1.3. Выборка слова из памяти Чтобы выбрать из памяти слово информации, процессор должен задать адрес этого слова и запросить операцию считывания. Причем не имеет значения, выбирается 468 Глава 7. Процессор Внутренняя шина процессора Линии данных шины памяти рнс. 7.4. Соединения н управляющие сигналы регистра МСН Прежде чем вступать во взаимодействие с какими бы то ни было устройствами, процессор ждет сообщения о завершении запрещенной операции считывания. из памяти команда программы или слово данных. Процессор помещает адрес в регистр МАК, выход которого соединен с адресными линиями шины памяти. В то же время он с помощью управляющих линий шины памяти указывает, что хочет выполнить операцию считывания.
Полученные из памяти данные сохраняются в регистре МРК, откуда они могут быть пересланы в другие регистры процессора. Соединения регистра МРК показаны на рис. 7.4. У этого регистра четыре сигнала: МРК и МРК,„г управляют соединением с внутренней шиной, а МРКнг и МРК нг — соединением с внешней шиной. В представленную на рис. 7.3 схему легко добавить дополнительные соединения.
В этом случае можно применить трехвходовый мультиплексор, а линия данных шины памяти может быть соединена с третьим входом. Этот вход выбирается, когда М1Ж. х — 1. Второй вентиль с тремя состояниями, управляемый сигналом МРК,„гг, может использоваться для соединения выхода триттера с шиной памяти. В ходе операций считывания и сохранения процесс тактирования внутренней работы процессора должен координироваться с сигналами устройства, адресуемого через шину памяти. Одну внутреннюю пересылку данных процессор всегда выполняет за один такт, несмотря на то что скорость адресуемых устройств может быть очень разной.
Возможно, вы помните, что современные процессоры содержат кэш-память, которая располагается на той же микросхеме, что и процессор (об этом речь шла в главе 5). Как правило, кэш отвечает на запрос чтения данных из памяти за один такт. Однако если нужные данные в каше отсутствуют, запрос перенаправляется в основную память, и тогда происходит задержка в несколько тактов. Запрос чтения или записи может быть адресован регистру устройства ввода-вывода, адресное пространство которого отображается в основную память.
Содержимое таких регистров не кзшируется, поэтому на обращение к ним всегда уходит несколько тактов. 7,Ц Базовые концепции 459 Мы будем считать, что для этой цели используется управляющий сигнал МгС (Мешогу гцпс11оп Сошр!е1е). Адресуемое устройство устанавливает значение этого сигнала в 1, указывая тем самым, что содержимое заданного адреса прочитано и помещено на линии данных шины памяти. Вы уже встречались с такими сигналами, в частности с сигналами 51аче-геабу и ТИууд, при обсуждении различных типов шин в главе 4 (см. рис. 4.25 и 4.41 соответственно). Ниже показано, как можно выполнить операцию чтения данных из памяти с помощью команды Моче (К1),К2. Ее реализацию можно разбить на пять этапов.
1. Запись МАК е — [К11. 2. Начало операции чтения с шины памяти. 3. Ожидание сигнала МгС на шине памяти. 4. Загрузка в М1Ж данных на шине памяти. 5. Запись К2+- [М1Ж1. Эти действия выполняются последовательно, но некоторые из них допускают объединение в один шаг. Каждое из указанных действий может быть завершено за один такт. Исключение составляет лишь действие 3, время выполнения которого зависит от скорости адресуемого устройства. Для простоты изложения материала мы предполагаем, что выход регистра МАК доступен всегда.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
