Бродин В. Б., Шагурин И. И. Микроконтроллеры (1999) (1095894), страница 38
Текст из файла (страница 38)
Это максимально возможная скорость обмена через последовательный порт микроконтроллера. Передача информации заключается в реализации следующих действий: е запись в регистр ЗСОХ байта управления, очищающего биты БМО, ЗМ1, КЕХ; е запись байта данных в регистр ЗВУР. Передача начинается в следующем (после записи в регистр ЗВУР) машинном цикле с выдвижения бита ПО на линию КхП в фазе З6Р2. В ЗЗР1 следующего цикла на липин ТхАА появляется «0» первого импульса синхронизации. Выдвижение битов данных продолжается в каждом цикле до девятого включительно, когда на линии КхЬ появляется старший бит О7.
В начале Има Номер Функции бита бита Т1 ЗСОХ.1 Флаг запроса прерывания передатчика. Должен быть сброшен программно. И ЗСОХ.О Флаг запроса прерывания приемника. Должен быть сброшен программно. Биты ЗМО и БМ1 следующим образом определятот режимы работы последовательного порта: 185 ГЛ г МИКРОКОИт ЛЛКРЫ М м "а! ! 1 1 Передача 1 )Я ..
86)81 .. 86)Я .. 86)81 .. $6181 .. $6)$1 .. Бб)$1 .. 86)81 .. 86~ Икп (Вых. данные) 00 01 02 03 04 05 06 07 ткп (Синхронизации) Т1 8)Р1~ ! Ббр( (Внутренний) П)гнем 1 ! 81 ..$6)81 ..86)8! ..86)Я ..86(Я .. Бб)81 .. 86181 .. 86181 .. 86~ ш (Внутренний) 00 01 02 03 04 05 06 07 Пхп (Вх.данные) ткп (Сиихроннмииа) Рис.
2.13. Работа последовательного порта а режиме 0 десятого цикла линия КБО переводится в высокоуровневое состояние и устанавливается флаг К1, что свидетельствует об окончании передачи. Прием информации инициируется записью в регистр БСОХ байта управления, очищающего биты БМО, БМ1, К1 и устанавлива)ошего бит КЕХ. Во втором цикле после этой операции записи в фазе БЭР1 на линии ТхП появляется «О» первого импульса синхронизации, а на фазе Б5Р2 выполняется ввод младшего бита данных ПО с линии КхП в сдвиговый регистр. Ввод повторяется в последугощих циклах и после восьми сдвигов в регистр вводится старший бит О7, устанавливается флаг Т1. После этого подпрограмма обслуживания может прочесть байт данных из БВПЕ 2.9.2.
Асинхронный обмен (режимы 1, 2, 3) При асинхронном обмене данные передаются по линии ТхР, а нрннимаются по линии Кхх). В режиме 1 кадр данных состоит из 10 бит (рис. 2.14): старт-бнт, восемь битов данных, стоп-бит. При приеме в разряд КВ8 регистра БСОХ записывается стоп-бит. Скорость обмена определяется переполнением таймера 1.
В режимах 2 и 3 кадр данных состоит из 11 бит (рис. 2.15): старт-бит, восемь битов данных, программируемый бит, стоп-бит. При приеме подпрограмма обслуживания может прочитать девятый бит из разряда КВ8 регистра БСОХ. Прн передаче девятый бит записывается в ТВ8 регистра БСОХ. Пользователь МИКРОКОНТРОЛЛЕРЫ: АРХИТЕОУРЯ ПРОГРАММИРОВАНИ ИНТЕРФЕЙС 186 ЕМОО 1 Переда г Синхр.
Тх (внутренний) Сдвиг (внутренний) 00 О1 02 03 04 05 06 07 Тхв Старт-бит Т Т Стоп-бит Т) (внутренний) Сброе Пх Прием Синхр. Йх (внутренний) Сдвиг (внутренний) 00 О1 02 03 04 05 06 07 Ихн Стерт-бит Т Т Стоп-бит йй (внугренинй) Рис. 2. 14. Работе последовательного порта в Рехеиме 1 может испольэовать девятый бит по своему усмотрению (часто это бит контроля). Скорость обмена в режиме 2 равна 1/32 (АСМО() - 1) нлн 1/64 (ЯМОВ - О) частоты синхросигнала. Скорость передачи в режиме 3 определяется переполнением таймера 1.
Передача информации заключается в реализации следующих действий: + запись в регистр УСОХ байта управления, определяющего биты ЯМО, ЗМ1 (выбор режима) н очищающего бнт КЕХ. Для режимов 2 и 3 следует записать значение девятого бита данных в ТВ8; Ф запись байта данных в регистр АВВЕ Для инициализации приема следует установить бит КЕХ регистра БСОХ. Прием данных начинается после идентификации перехода «1»-0» на линии КЕП. 187 глава мнкиоконтголлмы свм вх мс - «! ямов-! Рским Реиим перм ТхР Старт-бит Т Стоп-бит Т! (внутренний) [ !Прива~ Сброс ах Пхп Старт.бнт Т Т Стоп-бнт (внутренний) Рис.
2. 1 б. РВбОТВ последсаательногс ИОРтэ В Режимах 2 и 3 При синхронизации последовательного порта от Таймера 1, работающего в режиме автоперезагрузки, скорость обмена определяется по формуле: Скорость = (28МОО*ровс)/(32*12*[256-(ТНЦ), где (ТН) — содержимое регистра ТН1 в десятичном представлении. 2.9.3. Обмен В многопроцессорных системах Последовательный порт микроконтроллеров МСЯ-51 способен поддерживать с использованием Режимов 2 и 3 обмен в многопроцессорных системах. При этом передающий микроконтроллер играет роль ведущего, а принимающие микроконтроллеры — роль ведомых. Механизм такой передачи аппаратно поддерживается битом ЯМ2 регистра УСОХ.
Ведущий микроконтроллер посылает вначале посылки кадр, содержащий адрес одного из Сннкр, Тх (внутренний) Сдвиг (внутренний) Синхр. Кк (внутренний) Сдвиг (внутренний) 00 О! 02 03 04 Р5 06 07 ТВ8 00 Р! 02 03 04 05 06 07 ав8 МИКРОКОНТРОЛЛЕРЫ: ЯРХИТЕ~ЛУР ПРОГРЯММИРОПЯНИЕ ИНТЕРФЕЙС 188 ведомых микроконтроллеров. Адрес отличается от данных тем, что его девятый бит данных установлен в 1, в то время время как у кадра данных девятый бит равен О. При БМ2 - 1 кадр адреса вызывает прерывание, а кадр данных нет.
Процедуры прерываний всех ведомых анализируют принятый адрес, при идентификации своего адреса микроконтроллер сбрасывает бит ЯМ2 и читает последуюшне данные. Остальные ведомые оставляют бит БМ2 установленным и продолжают выполнять текушую программу. 2.10. Микроконтроллеры типа ВХ52 В микроконтроллерах типа 8Х52 (8052, 8752, 8032) исходные принципы архитектуры семейства МСЯ-51 развиты с тем, чтобы оперировать ресурсами большего объема. Эти микроконтроллеры отличаются от рассмотренного ранее микроконтроллера 8051АН наличием внутренней памяти программ объемом 8 Кбайт, внутреннего ОЗУ данных размером 256 байт и трех счетчиков/таймеров. Вывод Р1.0 получил альтернативную функцию Т2 (счетный вход Таймера 2), а вывод Р1.1 альтернативную функцию Т2ЕХ (вход управления фиксацней/перезагрузкой значения Таймера 2).
Последовательный порт этих микроконтроллеров может тактнроваться от Таймера 2. 2.10.1. Внутренняя память программ Микроконтроллеры 8052 и 8752 имеют внутреннюю память программ размером 8 Кбайт (рис. 2.16). В первом случае это ПЗУ, программируемое при РРРР: РРРР. гооо: Регнетры епепнаяьных фтнкпнй 1зра) воо 7РР оооо оо: оооо: Память программ Внутренняя память данных Внешняя память данных Рис. 2.18. Организация памяти микроконтроллеров типа 8Х82 189 ГЛАВА МИЕРОЕСНТРОЛЛЕРЫ С МЕЙСТВА -Е! !Е! помощи маски на заводе-изготовителе. Во втором случае зто репрограмми- руемая память с ультрафиолетовым стиранием.
Механизм зашиты внутренней памяти программ микроконтроллеров 8752 вклточает два бита секретности и кодировочную таблицу размером 32 байта. Таблица перед использованием должна быть запрограммирована. При верификации содержимого внутренней памяти программ выполняется операция «исключающее ИЛИЕ над текущим байтом памяти программ и байтом из таблицы, на который указывают младшие 5 разрядов текущего адреса. Функции защиты, которые имеют место прн различных значениях битов секретности, следующие: 1.В1 1.В2 функция 11' 1) Защита только с использованием кодировочной таблицы 11 Командам МОУС из внешней памяти программ недоступны байты кода из внутренней памяти программ.
Допрограммирование внутренней памяти невозможно Р Р Аналогично предыдущему, кроме того запрещена верификация внутренней памяти программ 13 Р Зарезервировано Р—:мцииЕаммипоиао, ц — ослоиро!Рлммиро!Ыо 2.10.2. Внутрвнняя память данных и рвгистры спвциальных фунюций Увеличение размера внутренней памяти данных привело к наложению старших 128 байт ОЗУ данных и пространства регистров специальных функций (рис.
2.16). Выбор той или иной области при обращении осуществляется аппаратурой микроконтроллера на основе используемого метода адресации. Обращение к старшим 128 байтам ОЗУ производится с использованием косвенно-регистровой адресации, а к регистрам специальных функций с использованием прямой адресации. К набору регистров специальных функций добавлены регистры данных, перезагрузки и управления Таймера 2. Область регистров специальных функций микроконтроллеров 8052 можно представить так, как изображено на рис. 2.17.
Вновь добавленные регистры выделены, их функции рассмотрены далее при описании режимов работы Таймера 2. МИКРОКОНТРОЛЛЕРЫ АРХИТЕКТУРА ПРОГРАММИРОЕАНИЕ ИНТЕРФЕЙС 190 Рис. 2.17. Регистры специальных функций микроконтроллеров 8052 Е8 В 00000000 Е8 ЕГ АСС 00000000 Е7 ??8 РЗУУ 00000000 Р7 С8 СО С7 ?Р х0000000 РЗ 11111111 ВГ В7 ?Е 00000000 АГ Рт 11111111 А7 зсок 00000000 Р? 11111111 хххххххх тсок 00000000 тмоо 00000000 ТЕО Т?.1 00000000 00000000 ТНО 00000000 ТН? 00000000 РО 11111111 ОР1. 00000000 БР 0000011! ОРН 00000000 РСОК 00х0000 87 2.10.3. Таймер,2 Таймер 2 представляет собой 16-разрядный таймер-счетчик, который спо- собен работать в трех режимах; Е режиме захвата (фиксации) текущего счетного значения; АР режиме прямого счета с автоперезагрузкой исходного значения; АР режиме задающего генератора для последовательного порта.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
