Бродин В. Б., Шагурин И. И. Микроконтроллеры (1999) (1095894), страница 36
Текст из файла (страница 36)
Этот флаг Действие механизма приоритетов прерываний заключается в выборе для обслуживания одного из источников при одновременном приходе нескольких запросов, а также в принятии решения о прерывании текущей процедуры обслуживания вновь поступившим запросом. Все источники прерываний проверя)отея на наличие запроса во время 55Р2 каждого машинного цикла (рис.2.9). В течение следующего машинного цикла анализируются биты приоритетов регистра 1Р и выполняется внутренняя процедура поллинга. Г микРОк нт еРы ем Й т мсз" 161 175 определяет порог чуствительности системы прерываний. Команда ЕЕТ1 в конце процедуры обслуживания очищает флаг своего уровня и, таким образом, ликвидирует порог чуствительности. Из рис. 2.9 видно, что между запросом и началом процедуры обслуживания проходит не менее трех машинных циклов.
Запрос прерывания не принимается на обслуживание и откладывается на более позднее время при следу|ощих обстоятельствах: о выполняется процедура обслуживания прерывания с более высоким приритетом; + текущий машинный цикл не является последним в цикле команды; + выполняется команда КЕТ1, команды обращения к регистрам 1Е, 1Р или следующие за ними. В текст процедуры обслуживания любого источника прерывания рекомендуется включить команду сброса флага данного источника. Особенности запросов внешних прерываний.
По входам 1ХТО№, 1ХТ1№ могут приниматься сигналы запросов, активными значениями которых является либо низкий уровень входного сигнала, либо перепад «1ь-ьО». Тип активного значения определяется битами 1ТО, 1Т1 регистра ТСОХ. При 1Тх- 0 запрос фиксируется по низкому уровню сигнала на соответствующем входе 1ХТх№, а при 1Тх - 1 по перепаду.
Если запрос прерывания формируется перепадом сигнала на входе 1ХТх№, высокий и низкий уровни сигнала должны удерживаться не менее одного машинного цикла каждый. При запросе в виде низкого уровня сигнала активное значение должно удерживаться на входе до начала обработки данного запроса. Далее сигнал должен стать пассивным до завершения процедуры обслуживания. 2.7. Параллельные порты Все линии ввода/вывода микроконтроллеров семейства МС5-51 сгруппированы в несколько двунаправленных параллельных 8-разрядных портов.
Микроконтроллеры типа 8051АН имеют четыре параллельных порта РОРЗ. Эти порты могут использоваться как для выполнения функций обмена данными (допуская при зтом поразрядное программирование на ввод или на вывод), так и для выполнения альтернативных функций, таких как обращение к внешней памяти, прием запросов прерываний и другие. Прн обращении к внешней памяти используются порты РО и Р2.
Через порт РО выдается младший байт адреса, который должен быть зафиксирован во 176 МИКРОКОНТРОЛЛЕРЫ: АРХИТЕКТУР ГРАММИРОЕАНИЕ ИНТЕРФЕЙС внешнем регистре, поскольку вслед за ним на линиях порта появляются данные для записи или чтения. Через порт Р2 выдается старший байт адреса. В микроконтроллерах типа 8051 и 8751 с внутренней памятью программ в условиях, когда внешняя память программ не используется, порты РО и Р2 могут служить для обмена данными как порты общего назначения. В микроконтроллерах с программируемой внутренней памятью программ порт РО используется для ввода или вывода байта кода при записи и верификации. Младший байт адреса при программировании и чтении внутренней памяти вводится через порт Р1, а старший байт адреса — через порт Р2.
1-1а рис. 2.10 приведены структурные схемы аппаратных средств, обслуживающих одну линию каждого из портов РО-РЗ. Все линии параллельных портов имеют защелки (типа П-триггера), которые объединены в группы по восемь и рассматриватотся как регистры специальных функций РО-РЗ. Кроме защелки, каждая линия ввода/вывода имеет входной буфер и формирователь выходного сигнала. На рис. 2.10 видно, что на внутреннюю шину микроконтроллера может быть прочитано как состояние каждой из защелок, так и значения сигналов на внешних выводах.
Часть команд микроконтроллера во время выполнения читают защелки (регистры портов), а другие — значение сигналов на линиях портов. Для выполнения портом РЗ альтернативных функций в соответствующий разряд регистра порта должна быть записана «1». Во время обращения к внешней памяти во все разряды порта РО автоматически записываются «1», значения защелок порта Р2 не изменяются. Чтобы вывести значение «0» или «1» на внешний вывод, необходимо записать это значение в соответствующий разряд регистра параллельного порта. Значение появится на внешнем выводе на фазе 81Р1 первого машинного цикла следующей команды.
Для использования линии порта в качестве входа, ее защелка должна содержать «1». При этом у портов Р1, Р2, РЗ соответствующая линия внутри подтягивается к уровню «1», но может быть внешним источником переведена в состояние «0». Нз-за такого механизма порты Р1-РЗ называют «квазидвунаправленными». Порт РО элементов постоянного подтягивания к уровню «1» пе имеет. Запись «1» в защелку порта РО переводит соответствующую линию в высокоимпедансное состояние, поэтому этот порт является действительно двунаправленным.
Верхний транзистор выходного формирователя открыт только при выдаче «1» на линию в качестве бита адреса внешней памяти. При работе порта РО на ввод/вывод данных его линии должны быть подтянуты к уровню «1» внешними резисторами. Поскольку функция записи «1» и функция чтения для выходного формирователя представляют собой одно и то же состояние с малым выходным гля микрокОнтрол еР мейства мсе-ы 1е1 177 Управление Адрес / данные Внутренняя шина ий Внузренняя шина Запись в защелку Чтение вывода Запись в защелку Чтение вывода Чтеннс защелки Чтение защелки Упрааленне Альтернатн функция вы Внутренняя шнна Внутренняя шина Зались в защелку Чтение вьаода Запись в защелку Чтение вывода Чтение защелки Чтение зашелкн Альтернатив функция входа Рис.
2.10. Аппаратные средства, обслуживающие линии портов РО..РЗ током, для ускорения переключения внешних устройств выходные форми- рователи портов обеспечивают в течение первого машинного такта (31Р1- $1Р2) увеличенный ток. 2.7.1. Обновление данных в портах В командах, которые изменяют значения в зашелках, образующих регистры портов РО..РЗ, новые данные фиксируются на фазе 56Р2 последнего машинного цикла. На выводе эти данные появляются на фазе 61Р1 следующего цикла, поскольку выходной буфер на фазе Р2 текущего состояния удерживает значение, имевшееся на фазе Р1 (рис. 2.11).
178 З« З5 Зб 3! Р! Р2 Р! Р2 Р! Р2 Р! Р2 Р! Р2 Р| Р2 Р| Р2 Р! Р2 ХТАь РО, Р|, Р2, РЗ вЂ” а- кзт РО, Р |, Р2, РЗ Выбранные а~ |а- аЗТ входы Мог Роат,ЗЙС Строб сдвига последователь- ного порта Рис. 2.11. Временные параметры обновления данных е портах Если при такой операции на линии портов Р1, 2 или 3 имеет место переход «0»-«1», то в такте 31 включается элемент «рцП-ор», обеспечивающий ток, приблизительно в сто раз превышающий обычный рабочий ток. Это уско- ряет перезарядку емкостей нагрузки и сокращает время переключения.
2.7.2. Операции типа «чтение-модификация-запись» При обращении к портам РО..РЗ одни команды читают состояние регистра порта (или отдельной защелки), а другие читают значение сигнала на выводе. Команды, читающие состояние регистра, затем выполняют некоторую операцию, результат которой вновь записывается в регистр. Они называ|отся командами типа «чтение-модификация-запись». Если приемником является порт или бит порта, следую|цие команды обращаются к регистру (защелке) порта: <зоогсе> <зоцгсе> <зоцгсе> <айг> <айг> <зоцгсе> АХ1. ОК1.
ХК1. ЗВС СР1 1ХС 1)ЕС ЩХЕ С1.К ЧЕТВ МО'тг <рог|>, <ротс>, <рог|>, <рог|.Ьгс>, <ротс.Ь1с> <рог|> <рогс> <рог|>, <рогс.Ь|с> <рогс.Ь~с> <ротс.Ъ|с>, МИХРОХОНТРОЛПЕРЫ: А»ХИТЕ|ТУРА ПРОГРАММИРОВАНИЕ ИНТЕРФЕЙС Г 2 МИ О Т ЛЛЕ»Ы СЕМЕЙСТ МСЕ-Е1 1Ю Эти команды дают возможность изнутри правильно прочитать значение порта, когда он высоким значением открывает транзисторный вентиль и на линии потенциал падает до логического «0». 2.8. Таймеры-счетчики Микроконтроллеры типа 8051АН имеют два 16-разрядных таймера-счетчика, Таймер 0 и Таймер 1.
Каждый из них независимо может быть запрограммирован на работу в качестве либо таймера (отсчет времени через подсчет внутренних импульсов синхронизации), либо счетчика (подсчет событий на внешнем входе). В обоих случаях переход через заранее установленный рубеж приводит к формированиТо запроса прерывания. Выбор режима работы каждого из таймеров производится битами С/Тх№ (х - 0,1) регистра ТМОО. Подсчет событий производится посредством инкремента программно доступного регистра данных, который состоит из регистра младшего байта ТЕх и регистра старшего байта ТНх. При работе в режиме таймера (С/Тх№ - 0) регистр ТЕх наращивается в каж- дом машинном цикле и частота счета равна Розе/12.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
