Угрюмов Е.П. Цифровая схемотехника (2004) (1095893), страница 51
Текст из файла (страница 51)
что дгмжно произойти не позлнее, чем в момент времени!АП Иэ сказанного следует условие. гсо + 2гили + ги ь гсл ь гво х гло, на основании кгпоРого пРедъввлиетса тРебование к величине Гсх. голл!яр Влсь 2гили ч' !и ч гво) Разность времен появления сигналов СБи и ахреса на входах ИС памгпи опрепелит их предустанавк) в схеме. гхош-сл)сх= гьс" 2гили+ !и (гм ь гка) Требуетсл соблюдение услалип !»игл-сз) сх з гзггсь-глг ту гле глщл-сэг ту — параметр памяти )( пропессам завершения никла чтения тоже прельпюпкпся опрелел пнмс трсбоюния. Пеоблодимо, юобы "старые" данные былп сняты с шноы лмь ных АОт..в рзньше, чем появится новое значение алреса (в с.юлуинлем ~гнкле).
Времепньп лпаграммы МП опрелсяяют интервал от коняга сэре(ж чюнил до паяюенил нового адреса гкч кзк величину Тг2 — )б нс. В паспоргных лапных ИС памяти имеется парамегр го!пшг — время эапренюних данных восле снятия сигнала СБ. Временные соотношенил синга юв юл пропесса завершения чтении (ри* 5 З)) учитывают, что сына» СБи булег снят после окончания сигнала ВО через время, равное суммарной задержке ше- ментов ИЛИ с номером два, И н ИЛИ с номером»ри На основании рис)н.
ка могкно записать соотношение: гпш!сэ) — !ал (Вили + !и) эм аь яг В цикле записи слелует обеспечить выбор ячейки только гюслс сс четкой : адресации и предотвратить обращение к иным, кроче ныбранной, лчейкам. Перво» условие требусг опрелеленной прелустановки алреса относительно стропа записи на вхолах ИС памяти, второе -- полного отключения г ~ ~ рактоа записи прсдьшушей ячсики ло начата нового цикла. Согласование временных диаграмм памяти и МП дли бысзрсшействукгших патом оказываегса слсскной задачей В таких системах сами временные нд. идеалы лиаграмьг мшы. и их спвиги из-за пэраэитных эааержск сильно ус: ложняют построение рабогоспособньш схем. В посзслнее врсми решение ,. ыиа ирой енм всходят а ролггбатлах сиш;эолам* ЗУ.
Синхронныс динами. ческие ЗУ с конвейерной органишцией тракта передэчи ланных рлгтиомрс', «н е аду Такие же по аркитектурс ЗУ ьоягшвются н в микросхемах стати- ческой памяти ; Славия реализации безусловного оренраммного ваойаюыаода ° Дтя схем подключения внешних устройств к шинам МПС ранье быз рас', счотрсн пример с линейной селекцией ВУ, улобной при маюм их числе в ! схсмме Возможностями подключения большою числа ВУ (ло 256 ВУ ввода - и 256 ВУ вывода при восьмиразрллных адресах) обладает вариант эдресус: имх портов „*' Процюммный «вод/вывод, осушеспшисмый по инициативе программы. лго. шг быль безуцчонныьг или условным Первый способ возможен при обмене *, с «ссгла гшовым ВУ, нторой требует учша готовности ВУ к операциям вво", да/вынода При условном обмыл могут возникать потери вреьгсни нв ожи,'дание готовности ВУ Алгоритм обычна с ожиданиеьг штоонссти (рис 521, а) таков, что МП могкет зависать в циюгс ожидания готовнссги ВУ, причем при работе с ВУ малою быстродействия время ожипания может ЦиФтюлвя х ью шгвив оказаться большим.
Возможен з ак ке лругай вш оритм условного ввода/вьэюлв, когда при неготовнасш ВУ МП отказьпмется от операции обмена и прололжасг основную программу. В посаелуюшем может быть эьшоз. иена ноева попьпка обмен» Вше 5.21, 6) Р .Б.ят.л лз и усов ыоплс Оагм о о Омнвс эып и ц а1вз эм лм .о газ Потери времени на ожидание готовности исюпочаипсл при обмен«по прерываниям, когда инициатором обмена лшяегся само ВУ нри сш зшовнссгл к обмену Обгляе вэлрссм обмело ло ллгрмеллиюв улге ол, сиылсь в б 5.2, лопплннтельные сведения будут ланы в дальнейшем при рассмшггсззии контроллеров прерывании Нссмгпря на отмеченные нелосгатки, программный обьюи широко применяется вследствие его зффектгтвности с точки зрения аппирю ных .
юрю При вводе ванных микропровессор вырабвгышег алрес ВУ Атчь сюны~ 1П/М --1 и сзтюб чтения ВО В МПС с чсгверкпи си~нилов управэшия чтением,'записью и вводом/вьпюлом прм аноде формируютсл алрос ВУ и строб пении Вбй При использовании первого из укл анных набора упзжвллюших лип~лыс схема адресного порта безусловном энола имеет иие рис 522. л. глс алис ВУ принят равным 20Н = 00100000. В эзъм случае сигнаа выбора ВУ лолжси появиться нри подаче с адресных шин на вхолы коньюпкторв наборе АтАеАтА4АзлтАзАе или, что го исламов, при палаче на входы злемсн та ИЛИ-НЕ набораАтдеАзАелздзА~Ае Последний шривнт лучше.
т. к. зребусг инвертировать всего олин бит адресного када, тогда квк при реала. зации первом позребуются семь инеерторол Г ч 799 СагыГыкыше ы к вии виола мгт нулин и с~тгтгал на выхолс элемены И-НЕ. стк1тыввюи~нГг лннгйм буферов г греми гюс~оггиних и еыхола и перслыоыни ахим отри он бай ~ ..енгпех ы ВУ н.г лину ленных, откуаа онн и счиы ыа- ГПСИ МНКРОПРОПЕССОргн: я л и с н а Врио 5 22, 0 покаты е 1ххыитаг,иг, «омвилы Гт(ЗТ 2ВН. В э~олг случае бю«'товиыи вывел осу ныс аысыи нри поступлении от ли лропроиассора алреДйт.г 00101011, сопылоо 1О,'М вЂ” — 1 и Утй =-0 Посгуиал не конъюпк- с и аы1пг.раы вью;в ~ ыыогых вхолнм» лннюы, ырсс ВУ формирую слыви гный сигала выбора ВУ БЕ).. по в совокупности с елиничными сигналами на лвух другах яковах влсмеига И-НЕ лает отрииательный перепал напряжения на его выходе.
Таяний фронт строба )УК тгаст положительный перепал выходного налряжения алеьгента И-НЕ. югружахапии юнныс с шины данных АОт-е в регистр порта выаолл. Схвмы рввпиаацни условного прогрвммногп вводя!вмвокв Внешние устройства чмлс всего не истеки постоянной и том!ости к облгеггу и скоростному вволубвыводу в темпе проаессора. Позтоыу необходимо удоставеригьсл в готовности ВУ, прежде чем начать обмен, т е опервпии ввода/вымгда сопровождаются спспиальными сипюламн готовности, генсрирусмылги ВУ и вволимыьги в МП Пыже опершии ввода/вьгеода сигнал готовности должен быль снят и вмстзатен свою при новой гоганности к сблгену Такой протокол натывакп обьгсном с квитированиеьт.
Обмен происходит со скшюсгью, опредюясьюи виеогнилг устройством Вариэнг построения порп. 'ввода с каитированисм н "чсшсркай" уореыю!ол.их сигналов в интерфейсе (рис. Е23, а) предусмюриааст наличие регисйга-заогюки КО Пол Сиоком ОС понимается схема леколироеания карета (нс обюатсю по состояния из одного лешифрпора) ВУ готовит данные на линиях От.г, и опоаешаег об их наличии сигналом ВТВ, эаптужаюгггим репгсчр, и своим мж~нм франтам, усюнммиваюшим трипер. стплааая этиьг 1ВГ = 1 (!ВГ, )прш Войс! Гой]. Эгньг фиксируется готовность ко вводу со стороны пюик Микропроисссор начинаег обрюпсние к порту чтением (ВГ по атре«у, орисвоенному буферному каскаду (ВГ (ллл опрелеленности пришло, по чгш адрес соотютсгвуег возбуллению нижнси вьподной линии ОС) По гггробу 1ОК на выходе гюелгента ИЛИ возникает елиии гный сигнал на линии, агкрыааквлни буферный каскаа, через кгпорый сигнал )ВГ постуггас~ на ли нню АОе.
Эмгг сигныт есть бит слова сосюяння, коюрое считывается пгх гтессоуюьс Если значение шого бита 1, то лгюес осуюсстюшегся «оол оо ал расу порта (алесь этаг адрес принят нулевым, и ему соопмтсгвусг яоэбужж ние верхней аыхолной линии схемы ОС). (треб !ОР. устанмыиаа«т логическую ! на выделе алеменпг ИЛИ!, т е. огкрыюсг линейку буферньп каскаиоа, через которью баит От-а поступает на линии АОт, н ла юс вволитси е пропсссор. По окончании строба ГОК сигнал )ВГ сгановиюл нулевым Эю снимает готовность к обьтсну до новой тырузки ихолного буферного реггвлра КО от ВУ с установкой после этога грнпсра и припадания 1ВГ в соспжиие логичсскои 1, т е. в ссстолние новой плавности к обмену. В программе описанный пропесс ввода отображаю ся слелуюглей пропсауров )А !Н ОГГН, Ввод слова состояния АН) б! Н Вьюеление бита Оивв 5 гвк ; Если !ВР = О, то и!ать ; Иначс ввод данных !2 !А !Р! ООН втв ОО ВУ дск ,вкв. б.ий.
с «мм свая»авмн ком ш квола !в! аскоты !б1 дн усме~ см сро рвммном обм е .Уставный нывод данных иллюстрнрувтся схемой !рис 5.23, бр Сти выа ввс- ,К -Хвтся слово состояния с линии А!тт К, на опной ты конрых дсйывуы н~ (Ввурсеая х мо емм в н,« ~отоонозн ОВЕ (Оюрп( Вийе~ Еги)В Данные булуг вынплнться пронесюргн в К(К ~отоинх ~г.
ь ныаою вырвжветсн в том, ито лашгыс регистра згхс л(ншг из ВУ (Ж этом сюнжзнгг рус~ полтеержление ЛСК, сбрзсыююн(ее трш~ер и,аюшсе ш ель г посто о~ о~г (анмн ОВŠ—. ! (буфер пуст) Коты и сны нз слгюы ьс ~илг 3 самого сшнюга сброса и вьмалв сбрасьваемон рпггера не гогот признаку ОВГ измеиигьс» со оконтапил импульса ЛСК Го жс ~ ! гтьгепгшо в схемг (рис 5.23, а) (за сигнала (ВГ Понлленис говно тн пхжип паси зьверимння указанных лействий требуется лзя нзасжипп (ыбшы схем, иривсжнных на рис 523 У! ~ г ~гнпп~о слом со ю ~ниг вылезя тел бнт ОВЕ (гак н ранее кпмзплой Л.' (, ~ г.
м,ш жнсннслг иоразряаиоп кпныопкиии сп оювом. согсржаюнм ллпп~) юг.ьт. *ь рюргюс, прыпзхгежзшехг ОВЕ) При ОВà — ! илз об. нн пиен пгрсхол к ггпгсзнлг ожнлаиигь Появление готавпос|н ны ммтег ,и псь е К( юзиш» и усззнгззлу тршгсра, лвющсгп ОВР - О, как сипай .и ВУ ь ггсигхтг тоыгпгю ыыогмг~мыт ланных, псе ~с того ВУ лает снпмз ЛСК, гбр.сынжклзни шгп~ср и выстзнзлгогггии сигнал готовноси: пор~в к вывоз(у ,)н рвю(х ь « " )2), ВВ П).)(3), )П(, )П), )45).
(5б), !ВП Глава 6 Интерфейсные БИС/СБИС :: ' микропроцессорных комплектов - '6 6.1. Интерфейсы ; микропроцессорных систем 0 злы»чей обмена инфхзрмаиисй мелл) модулями МПС го~и ггр)т ими Ь.юка. 'нн сия:мнп понятие стлнлартнопз интсрфеиса. т е соиокупносзп «редсти, сбтпе ~ивггюпзих союгсстимосп лголулсй гти иных блоков. "Аспектами стандарзимцни ггнтерфсугса ньтяютя фтикююнюьная, ыелчри.
.ле:.кю е «ск с вмс пма з *. 0)якяпола ьггпл со»тесл»пасть модулей зрсбуст выработки определенных ' уярьеляюгпих сиггтлов, генсрируелгьп абмснияаююимиси молулялгн. илгею; цит заданное слгыслаясс тна юние и временное полсокение .. 3~ел» рл »пот сов»толя тост» обсспс шюез си опрслсленнылги у юанями : тенетов, их мошнастями и т и ' йгюг и п гпя гти еслппюсят пргдп лагас ~ нрилгснсние определенных тинов я ра ~лгерав канструклий, ссклиюпю|сй и г д 'Осатвегственыо скаиниолгу, к основцыл~ элсменталг интерфейса отпасвт '.атагакол обмена (спвакуннос|ь правил, реглалгентнруюгцих способ вьгпол:,Ыния таланных функций), аппсрапцю часть (физичсску~о реалнзаг ию усгаюйств) и прп~рамлгпое обеспечение.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
