Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 98
Текст из файла (страница 98)
В А ! х х 1 1 1 1 0 О 0 1 ! 1 0 0 О 1 1 ! 0 1 0 ! 0 1 0 ! 1 0 1 1 О 1 1 1 шифраторов средней степени интеграции первоначально были разработаны с низкими активными уровням н выходных сигналов, так как инвертируюшие ТТЛ-вентили обычноо работают быстрее неинвертирукицих, Обратите также внимание нато, что микросхемы '139 имеют дополнительные инверторы на входах разрешения. Без этих инверторов каждый такой вход представлял бы собой нагрузку по переменному или по постоянному юку, эквивалентную входам четырех вентилей, а не одноп1, существенно ограничивая число устройств, которые можно было бы подключить к выходу устройства, управляющего работой дешифратора.
6.4.Дешифраторы 419 На рис. 5.35(Ь) приведено условное обозначение микросхемы 74х! 39. Обратите внимание, что все имена сигналов внутри схемы имеют высокий активный уровень (отсутствует суффикс " ~н), а кружки инверсии указывают на низкий активный уровень входных и выходных сигналов. Часто на принципиальной схеме можно использовать условное обозначение только одной половина микросхемы '139, как показано на рис. 5.35(с). В этом случае выбор той или другой половины конкретной микросхемы '139 можно отложить до завершения работы иал схемой в целом. Табл. 5,6 представляет собой таблицу истинности дешнфратора типа 74х139, В справочниках некоторых производителей в таблицах истинности для обозначения уровня напряжения входного и выходного сигнала применяют буквы (. и Н, так что здесь не может быть никакой неоднозначности относительно функции, реализуемой устройством, записанную таким образом таблицу истинности иногда пазы вают функциональной таблицей Ятсг!ан гаЫе).
Однако, поскольку повсюду в этой книге используется положительная логика, мы можем, не опасаясь неоднозначности, использовать О и 1. В любом случае таблица истинности дает описание логической функции на основе внешнего обозначения выводов устройства. Таблица истинности для функции, реализуемой внутри условного обозначения, выглядела бы точно так же, как в табл. 5.4, за исключением того, что входные сигналы имели бы имена О, В, А, Некоторые разработчики логических устройств изображают микросхему 74х139 и другие логические схемы без кружков инверсии. Вместо этого они используют надчеркивание названия сигнала внутри символа, чтобы указать отрицание, как это сделано парис. 5.36(а). Эта система обозначений свмосогласованна, но несовместима с нашими стандартами изображения принципиальных схем, к которым применим принцип проектирования «инверсия к инверсииж Условное обозначение, представленное на рне 5.
36(Ь), абсолютно неверно: согласно этому обозначениюю, для работы дешифратора к входу разрешения должна быть приложена логическая 1, а не О. 1/2 74х!39 (а) Рис. 6.36. Другие варианты обозначения микросхемы 74х139 (а) правильный, но нежелательный вариант, (Ь) неправильный вариант из-зз наличия двойных отрицаний 420 Глава 6. Практическая разработкасхем комбинациониойлогики ПЛОХИЕ ИМЕНА В справочниках некоторых производителей имеются противоречия, подобные изображенным на рис.
5.361Ь). Например, в справочных данных фирмы Техаз 1пз1пшзепи для микросхемы 74АНС!39 применяются имена сигналов с низким активным уровнем типа 10 для входов разрешения, с надчеркнванием для указания низкого активного уровня сигнала на этом выводе, но для всех выходных выводов с низким активным уровнем сигнала используются обозначения типа Гтб, как для сигнала с высоким активным уровнем.
С другой стороны, в справочных данных фирмы Могого1а для микросхемы 74ЧНС 139 надчеркивание в именах как для входов разрешения, так и для вьгходов используется правильно, но эти надчеркивания едва видны в функциональной таблице устройства из-за проблем с типографией. У меня есть личный опыт создания печатной платы с большим числом новых микросхем от поставщика, в документации которого было ясно указано, что вход разрешения имеет низкий ахтнвн ый уровень, и только при первом включении выяснилось, что активный уровень на этом входе высокий. Мораль этой истории состоит в том, что вы должны изучить описание каждого компонента, чтобы знать, как он реально работает.
И если это совершенно новое устройство, то либо с помощью поставщика, либо с помощью группы по специализированным ИС вашей собственной компании, следует перепроверить все полярности сигналов и назначение выводов до того, как вы приступите к изготовлению печатной платы. Однако даю полную гарантию, что обозначения сигналов а этой книге непротиворечивы и правильны. 5.4.4 Дешифратор Зх8 типа 74х138 Имеющаяся в продаже СИС 74х!38, принципиальная схема которой на уровне вентилей и условное обозначение приведены на рис. 5.37, является дешифратором Зх8; таблица истинности этого дешифратора представлена в табл.
5.7. Подобно микросхеме 74х139, ИС 74х!38 имеет низкий активный уровень выходных сигналов и три входа разрешения (01, 02А 1 02В 1.); для того, чтобы сигнал на выбираемом выходе имел активный уровень, на все три входа разрешения должны быть поданы сигналы активного уровня. Логическая функция дешифратора '138 проста: уровень сигнала на некотором выходе становится активным только в том случае, когда науправляющие входы дешифратора поданы разрешающие сигналы н выбран этот выход.
Таким образом, легко записать логические соотношения, выражающие внутренние выходные сигналы через внутренние входные сигналы; например, для сигналауб имеем: чб=о~ вал:аав а в'я .Ю . 5.4.Дешмфраторы 421 (Ы 14,!м уе !. (а) У! !. уг ь УЭ !. У4 1. уе ь ут 1. Рис. 6.37. Дешифратор Зх8 типа 74х138; (а) принципиальная схема с цокслев- ксй для стандартного корпуса 0(Р с 16 выводами; (ь) традиционное условное обозначение Табл. 6.7. Таблица истинности для дешифратора Зхб типа 74х138 Вк~щы Викс!вы о! огк ь егв ь с в л ут ь уе ь ув ь у4 ь уз ь уг ь у! ь уо ь О х х х 1 х х х к 1 х х х ! к х х ! 1 1 1 ! 1 1 1 1 1 1 ! ! ! ! 1 ! 1 1 1 1 о а а о о 1 а а 1 1 ! ! а а о о о о о 1 ! 1 1 а а 1 1 ! а Однако из-за кружков инверсии соотношения между внутренними н внешними сигналами имеют вид: 62А=02А !.' 626 =62В (.' Уб=У5 ~'.
х х 1 а а а а о а а о а о о о ! а 0 о а ! 1 ! 1 1 1 1 ! ! О а о ! 1 1 ! 1 ! ! ! ! 1 1 ! ! 422 Глава 5. Практическая разработка схем комбинациоинойлогики Поэтому при желании можно записать следующее равенство, связывающее вне- шний выходной сигнал'15 Е с внешними входными сигналами: На первый взгляд не похоже, что это выражение соответствует тому, что вы могли бы ожидать от дешифратора, так как оно представляет скорее логическую сумму, чем произведение. Однако, если вы пользуетесь принципом проектирования «инверсия к инверсии», то вас это не должно волновать; вы только присвойте выходному сигналу имя, указывающее на низкий активный уровень, и помните, что у этого выхода активным является низкий уровень, когда будете подключать его к входам других схем.
Большие кодовые слова можно декодировать с помощью нескольких полных дешифраторов. На рис. 5.38 показано, как можно объединить два дешифратора 3х8, чтобы получить дешифратор 4х!б. Благодаря наличию у микросхемы 74х138 входов разрешения как с высоким, так и с низким активным уровнем сигнала можно разрешать работу того или другого дешифратора, непосредственно используя значение старшего бита входного кодового слова.
Верхний дешифратор (01) работает при йЗ= О, а нижний(02)-при ИЗ= 1. Рис. 5.35. Схема дешиф- ратора4х16 на основе микросхем 74х138 74х!ЗБ 02 у5 0=уб' =161 агд е' Огв е' с в' д)' =а1 +агд е+агв е+с +в+д . 5.4.5. Расширение полных дешифраторов йо й1 й2 йз Ей с ОЕСО 1. ОЕС1 ОЕС2 1. ОЕСЗ 1.
ОЕС4 С ОЕСБ 1. ОЕСБ 1 ОЕС7 Ь Оеса 1. ОЕСЗ Ь ОЕС10 1. ОЕС11 Ь ОЕС12 1. ОЕС1З 1. ОЕС14 Ь ОЕС19 1. 5.4.Дешиизраторы 423 Чтобы обрабатывать еще ббльшие кодовые слова, можно применять иерархическое каскадное включение полных дешифраторов. На рис. 5.39 показано, как можно декодировать два старших бита в 5-рвзрядном кодовом слове, с помощью половины микросхемы 74х139, активизируя тем самым один из четырех дешифраторов 74х138 дяя декодирования трех младших битов.
74х 133 ОЕСС Ь ОЕС! 1. ОЕС2 1. ОЕСЗ 1. ОЕС4 Ь Оеса 1. ОЕСВ Ь ОЕС7 1 ОЕСВ 1. ОЕСВ 1. ОЕС10 Ь ОЕС11 Ь ОЕС12. Ь ОЕС13 Ь РЕС14 1. ОЕС16 1. ейз ь йЗ й4 Оес!а ь ОЕС17 Ь Оес13 ь ОЕС13 Ь ОЕС20 1. РЕС21 Ь ОЕС22 1. ОЕС23 Ь Ейз Езй 1. ОЕС24 Ь ОЕС23 1. ОЕС23 Ь ОЕС27 1. Оес23 ь ОЕС23 1. ОЕСЗО Ь ОЕС31 1.
ОЗ Рис. 0.39. Схема деши автора бх32 на основе микросхем 74х138 н 74х139 424 Глава 5. Практическая разработка схем комбинационной логики 5.4.6. Описание дешифраторов на языке АВЕЬ и их реализация в ПЛУ При проектировании логических схем нет ничто проще, чем описать дешифратор в ПЛУ с помощью подходящих соотношений. Так как логическое выражение для каждого выхода обычно представляет собой только один терм-произведение, дешифраторы очень легко реализовать в ПЛУ при малом расходе ресурса, выражаемого возможным числом термов-произведений. В качестве примера в табл. 5.8 приведена программа на языке АВЕЬ для полного дешифратора Зх8, реализуемого в микросхеме РАЬ)б1 8, аналогичного дешифратору 74х138.
Заметьте, что некоторые из входных выводов н все выходные выводы имеют имена, соответствующие низкому активному уровню (присутствует суффикс " 1,") в соответствии с принципиальной схемой, изображенной на рис, 5. 37. Однако в программе введены также для каждого из сигналов имена, соответствующие высокому активному уровню, чтобы все соотношения можно было записать «естественным» образом в терминах сигналов, имеющих высокий активный уровень.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
