Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 102
Текст из файла (страница 102)
Как показано на рис. 5.46(а), он реализует точно обратную функщпо по отношению к полному дещифратору с кодом «1 из 2"» на входе и и-разрядным двоичным кодом на выходе. Соотношения для шифратора 8хЗ с входными сигналами Ю-17 и выходными сигналами УО-У2 имеют вид: УВ = 11 + 13 + 15 + 17 У1 = 12+ 13+ 16+ 17 У2 = 14+ 15+ 16+ 17. Соответствующая принципиальная схема показана на рис. 5.4б(Ь). В общем случае шифратор 2" х л можно построить, воспользовавшись и вентилями ИЛИ с 2 входами кащцый.
Если / й разряд в двоичном представлении числа !равен 1, то Рй разряд входного кода поступает на/-й вентиль ИЛИ. ю и !2 !з и !а !е (Ь) !т » выколов (а) Рис. 5.46. двоичный шифратор: (а) общая структура; (Ь) шифратор бхЗ 5.5.1. Приоритетные шифраторы Выходные сигналы л-разрядного полного дешифратора, являющиеся словами кода «! из 2" », обычно используются для управления набором из 2" устройств, когда предполагается, что в любой момент времени активным является самое большее одно устройство.
Рассмотрим обратную ситуацию, то есть систему с 2" входами, сигнал на каждом нз которых указывает на наличие требования обслуживания, как показано на рис. 5.47. Такая структура часто применяется в микропроцессорных подсистемах ввода/вывода, где входные сигналы могут быть требованиями преры- 5.5. Шифраторы 441 В ситуации, когда надо наблюдать за входами н указывать, какое из подключенных к ним устройств требует обслуживания в данный момент времени, естественным может выглядеть применение двоичного шифратора, приведенного на рис.
5.46 Однако этот шифратор работает правильно только в том случае, если в любой момент времени гарантированно активизирован не более чем один вход. Если одновременно может поступать несколько запросов, то шифратор будет давать нежелательные результаты. Предположим, например, что на входах 12 и 14 шифратора 8хЗ одновременно присутствуют 1; тогда на выходе появится комбинация 1! О, соответствующая двоичному представлению числа 6. ВЕ01 ВЕ1ЗЗ Запросы иа обсаргиаание Номер запрашивающего 1ечхвютВВ ВЕОМ Рис.
5.47. Система с 2п запрашивакицими устройствами и «шифратор запроса», в любой момент время показывающий, какой из сигналов запроса активен Н7 =17 Н6=16 17' Н5= 15 16' 17' НО ю 1О И ' 12' . 13' . 14' 15' . 16' 17', Используя эти сигналы, получаем соотношения для выходов А2-АО, подобные тем, какие были написаны для простого двоичного шифратора: В приведенном примере на выходе должно было бы быть 2 или 4, но не 6. Как может шифратор узнать, каюе выбрать число? Решение состоит в назначении входным линиям приорипзепзов (рг1оМу) так, чтобы при наличии несколько запросов число на выходе шифратора соответствовало номеру запрашивающего устройства с наивысшим приоритетом.
Схема, реализующая такой алгоритм, называется приоригпетным шмфрапзором (рг!оггГу епсоггег). Условное обозначение 8-входового приоритетного шифратора показано ив рис. 5 48. Вход 17 имеет высший приоритет Если хотя бы на одном из входов присутствует сигнал, то на выходах А2-АО появляется число, соответствующее входному сигналу с наивысшим приоритетом.
На выходе 101 Е сигнал появляется в том случае, когда ни один из входов не активизирован. Чтобы записать логические выражения для выходных сигналов приоритетного шифратора, определим сначала восемь промежуточных переменных НО-Н7, таких что Н1 равно 1 только в том случае, когда й является входом с высшим приоритетом из числа тех, на которые поданы 1: 442 Глава 5. Практическая разработка схем комбинационной логики А2 = Н4+ Н5+ Нб+ Н7 А1 = Н2+ НЗ+ Нб+ Н7 АО = Н1 + НЗ+ Н5+ Н7. Сигнал на выходе !0(Е равен 1, если ни на одном из входов нет 1: !О!Е =(!0+ П + !2+ !3+ !4+ !5+ !6+ !71' ы!О' !1'.!2'.!3' !4' !5' !5' ° !7'. 5.5.2. Приоритетный шифратор 74х148 Имеющаяся в продаже микросхема 74к148 является ИС средней степени интеграции и представляет собой 8-входовой приоритетный шифратор. Условное обозначение этого приоритетного шифратора приведено парис. 5.49, а на рис.
5.50 показана его принципиальная схема. Основное различие между этой ИС и «типичны и» приоритетным шифратором, изображенным на рис. 5.48, состоит в том, что входные и выходные сигналы данного шифратора имеют низкий активный уровень. Кроме того, имеется вход разрешения Е! („ который должен быть активизирован для того, чтобы какой-либо из выходов шифратора был активным. Полная таблица истинности представлена в табл. 5.23. Приоритетным шифратор 74х14В Рис.
5.49. Условное обозначение 5- входового приоритетного шифрато- Ра74х148 Рис. 5.45. Условное обозначение ТИПИЧНОГО З.вХОДОВОГО ПРИОРИ- тетного шифратоРа Роль выхода !0(Е в микросхеме '148 играет выход 05 ~ который активен, когда работа устройства разрешена, и сигналы на одном или большем числе входов запроса имеют активный уровень. Производитель называет этот сигнал «Отопр Бе!ес1» (сигналом «группового выбора»), но его обозначение легче запомнить как «Оо! Зоше!(т!П8» («что-то получено»).
Сигнал ЕО !.— это выходной сигнал разрешения; он предназначен для подачи его на вход Е! 5 другого шифратора '148, который обрабатывает запросы с более низким приоритетом. Сигнал ЕО Е имеет активный уровень в том случае, когда на входе Е! Е имеется активный уровень, но ни на одном из входов запроса нет сигнала с активным уровнем; именно в этом случае разрешается работа шифратора '148, обрабатывающего запросы с более низким приоритетом.
6.3. Шифраторы 443 ео ь и Рис. 5.50. Принципиальная схема8-входовогоприорнтетногошнфратора74х148 с номерами выводов для стандартного корпуса О) Р-16 Парис. 5.51 показано, как, используя этот принцип, можно соединить четыре микросхемы 74х148, чтобы получить 32 входа запроса и 5-разрядный выход ЙА4- ЯАО, указывающий устройство с наивысшим приоритетом из числа тех, которьге послали запрос. Поскольку в любой момент времени выходы А2-АО могут быть активными не более чем у одной микросхемы '148, для формирования сигналов ВА2-йАО выходы отдельных микросхем '148 можно подать иа вентили ИЛИ. Аналогично можно получить сигналы яд4 и ПА3, объединив в шифраторе 4х2 отдельные выходы ОЯ 1-.
Сигнал нв выходе й63 имеет активный уровень, если присутствует сигнал хотя бы на одном из выходов 63. 444 Глава 5. Практическая разработка схевв комбинационной логики 74М46 б ОЗАЭ 1. аэА1 !. азАО с аэео„1. тел 46 в 6242„5 г 62А! 'х в 62АО 1. 74200 з н 6268 С гв СБ гб !с 74200 4 ВАЗ 62ЕО К тххыо ОБ 742211 Б 61А2 с г 61А1 х 61АО 5 б св !2 74х20 !б !2 в йм гб !в сз гз ОБ 61ЕО с 742МВ 74220 2 б 6ОА2 С б Ст 6ОМ С в 60АО С !з гв го 74220 га Я68 з Сг гб 6068 1.
гз Сб Рис. 55 !. Каскадное включение четырех микросхем 74х! 48 для обработки 82 запросов ВЕОЭ! !. ВЕОЭО 5 ВЕ029 !. ЙЕ026 1. ВЕ027 1. ВЕО26 С ВЕ025 А ВЕ024 А йЕО23 1. ЯЕ022 С ЙЕ021 ВЕОЭО С ЙЕ019 Б ЯЕ018 х йЕ017 х ЙЕ016 С ЙЕО16 1. ЙЕ014 1. йЕО1Э С ЯЕ012 1. ЯЕ011 С ЙЕО10 х ВЕ09 х ЙЕОЭ 1. ВЕО7 С ЙЕОБ 1. йЕОБ 1. ВЕО4 1. ЙЕОЗ х ЯЕ02 1. ЙЕ01 !.
ВЕОО 1. В 17 !В АЭ Ю А1 !4 АО 13 !2 68 11 ЕО ю Ез 17 Ю 42 Ю А1 !4 АО !з 12 68 11 ЕО Ю Е! 17 !6 А2 Ю А1 14 АО !3 12 68 и ЕО ю Е1 р 16 А2 15 А1 14 АО !з 0 68 !1 ЕО ю 5.5. Шифраторы 445 Табл. 5.23. Таблица истинности для 8-входового приоритетного шифратора 74х! 48 Входы Выводы Е! 1. Ю 1. !! !. 12 Ь 13 1. 14 1. Ш 1. !6 1. !7 Ь А21. А(Ь А01 88ЬЕОс 1 х х х х 1 ! ! 1 ! х х х х х х х 0 х х 0 ! х 0 1 1 0 х х 0 х х О х х О 0 0 О 0 0 1 0 1 х х х к х х 0 1 О 0 ! 0 1 ! О 1 ! 0 О 0 ! 1 0 1 0 ! 0 0 1 1 1 1 О 1 1 1 1 1 0 О х х х х 0 1 1 1 0 х х х О 1 1 1 1 О х х 0 1 ! 1 1 1 0 х 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 О 1 1 ! 1 1 1 1 1 5.5.3.
Описание шифраторов на языке АВЕ~ и их реализация в ПЛУ Для описания шифраторов на язь(ке АВЕЬ можно воспользоваться явными соотношениями для каждой входной комбинации, как это сделано в табл. 5.8, или таблицами истинности. Однако обычно число входов велико, поэтому число входных комбинаций очень велико, и применение этого метода на практике чаще всего затруднительно.
Как мы описали бы, например,! 5-входовой приоритетный шифратор с входами РО-Р14? Очевидно, что мы не хотим иметь дело со всеми 2 возможными (5 входными юмбинациями( Один из способов состоит в том, чтобы разбить приоритетную функцию на две части. Сначала записываем соотношения для 15 переменных Н((0 < ! ь 14), таких что Н( равна 1, если Р1 — вход с наибольшим приоритетом из числа тех входов, на которые поданы сигналы активного уровня.
Так как, по определению, в любой момент времени самое большее одна переменная Н! равна 1, для получения 4-разрядного номера активного входа с наибольшим приоритетом достаточно подать сигналы Н( на двоичный шифратор. Программа на языке АВЕЬ, в юторой использован такой падко(Ь привеДена в табл. 5.24, а парис. 552 показана схема шифратора на основе одной микросхемы РАЬ20Ь8 или бАЬ20ЧЗ. На входы РΠ— Р! 4 поступают сигналы запросов, вход Р! 4 имеет высший приоритет Если вход разрешения ЕМ Ь активизирован, то сигналы на выходахУЗ Ь-'(О Цс низким активным уровнем) определяют номер запроса с наибольшим приоритетом, а сигнал на выходе 65 имеет активный уровень, югда поступает хотя бы один запрос. Когда сигнал ЕН Ь снят все выходные сигналы тз Ь-'тО Ь и 63 имеют неактивный уровень.
Сигнал на выходе ЕИО((Т 1. принимает активный уровень, если активным является уровень сигнала на входе ЕН 1. и запросы отсутствуют. 446 Глава б. Практическая Разработка схем комбинационной логики Табл. 5.24. Программа для 15-ОХОАОООго приОРитЕтнагО ШИфРатоРа на языке АВЕЬ воавте Рщснъз мх1е 'ш-ырва Ргьогхот евооаег РЕХОЕ16 аео1ое 'Р201.8'; " Хорха аоа оохрва рава РО..Р14, ЕИ 1.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
