Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 49
Текст из файла (страница 49)
Схемы низковольтовой Кззп-логики и их сопряжение 209 уровне сигнала составляет 3. 84  — 2.0 В =1 84 В, С другой стороны, запас помехоустойчивости при высоком уровне сигнала на выходе ТТЛ-схемы, нагруженной входами схем серии НС или ЧНС, равен 2.7 В -3,85 В = — 1. 15 В. Другими словами, к выходу ТТЛ-схемы нельзя подключать входы НС- или ЧНС-схем, если только высокий уровень на выходе какой-то ТТЛ-схемы не окажется выше, а порог высокого уровня на входе у некоторой КМОП-схемы ниже по сравнению со значениями в наихудшем случае, и сумма отклонений не составит 1.15 В.
Чтобы выходы ТТЛ-схем были правильно согласованы со входами КМОП-схем, КМОП-устройства должны принадлежать семействам НСТ, ЧНСТ или ЕСТ и не быть схемами из семейств НС или ЧНС. В качестве следующего фактора рассмотрим коэффициент разветвления по выходу. Как и в случае с «чистыми» ТТЛ-схемами (ем, раздел 3. 10.3), разработчик должен сложить входные токи устройств, подключенных к выходу, и сравнить результат с возможностями данной схемы по выходу при обоих уровнях выходного сигнала. Если ТТЛ-схема управляет КМОП-схемами, то проблем с коэффициентом разветвления по выходу не возникает, так как входам КМОП-схем прн любом уровне сигнала почти не требуется никакого тока. С другой стороны, входам ТТЛ- схем, особенно при низюм уровне входного сигнала, требуется значительный ток, по сравнению с возможностями выходных каскадов схем НС и НСТ. Например, к выходу схемы из семейств НС или НСТ можно подключить 10 входов ЬБ-схем или только два входа схем, принадлежащих семейству 8-ТТЬ.
Последний фактор — величина емкостной нагрузки. Мы видели, что емкостная нагрузка приводит к увеличению как задержки, так и мощности, рассеиваемой логической схемой. Изменение задержки особенно заметно у схем НС и НСТ, для которых время переходного процесса растет примерно на 1 нс при увеличении емкости нагрузки на каждые 5 пФ. Транзисторы выходных каскадов схем ЕСТ во «включенном» состоянии имеют очень малое сопротивление, поэтому для данных схем время переходного процесса растет только на 0.1 нс с увеличением емкости нагрузки на каждые 5 пФ. При заданной емкости нагрузки, напряжении питания и одинаковых условиях эксплуатации, динамическая рассеиваемая мощность у всех КМОП-семейств одна и та же, поскольку значения каждой из переменных, входящих в выражение С1 г', одни и те же.
С другой стороны, динамическая мощность, рассеиваемая в выходных цепях ТТЛ-схем, нес копию меньше из-за меньшего перепада напряжения межлу высоким и низким уровнями у этих схем, *3.13. Схемы низковольтовой КМОП-логики и их сопряжение с другими схемами Два важных фактора подтолкнули производителей ИС к снижению напряжения питания КМОП-схем; ° В большинстве случаев сигнал на выходе КМОП-схемы изменяется от потенциала земли до напряжения на шине питания, так что величина 1'в выражении Сгэ1'равняется напряжению питания.
При снижении напряжения питания динамическая рассеиваемая мощность уменьшается еще быстрее. 210 Глава Э. Цифровые схемы ° По мере продвижения технологии ко все меньшим размерам транзисторов, изоляция в виде окиси кремния между затвором КМОП-транзистора и стоком и истоком становится все более тонкой и поэтому неспособна выдержать разность потенциалов, доходящую до 5 В. В результате группой промышленных стандартов ИС Объелиненного технического совета по электронным приборам (!ЕОЕС) в качестве очередного «стандарта» для логических схем были выбраны следующие напряжения питания: 3.3 В э.0.3 В, 2.5 В ~ 0,2 В, и 1.8 В с О. 15 В. Стандартами ЗЕОЕС определены также входные н выходные напряжения логических уровней устройств, работающих с этими напряжениями питания.
Переход к меньшим напряжениям происходил постепенно и будет продолжаться дальше. В отношении дискретных логических семейств тенденция состояла в том, чтобы выпускать компоненты с меньшим напряжением питания и с меньшими значениями напряжений на выходах„но допускающие, тем не менее, более высокие напряжения на входах. В следующем разделе мы увидим, что этот подход позволяет КМОП-схемам с напряжением питания 3.3 В работать совместно с 5-волы товыми КМОП- и ТТЛ-схемами.
Подобный подход использован во многих специализированных интегральных схемах и микропроцессорах, но часто применяется глюке и другой метод. Упомянутые устройства достаточно велики, так что имеет смысл снабдить их двумя источниками питания. Низкое напрвкение, скажем 2.5 В, служит питанием для внутренних узлов микросхемы, еелогическогоядра(саге!оя!с). Большее напряжение, например 3.3 В, используется дпя питания внешних цепей ввода и вывода, образующих интерфейсный блок(рас!Нн8), посредством которого осуществляется сопряжение со схемами старшего поколения, примененными в системе.
Для быстрого и безошибочного преобразования логических уровней между логическим ядром и интерфейсным блоком применяются специальные буферные схемы. *3.13.1. ИТТИ.- и ИСМ08-логика с напряжением питания 3.3 В На рис. 3.85 наглядно представлены соотношения между уровнями сигналов для обычных ТТЛ-семейств и низковольтовых КМОП-схем, работающих при своих номинальных напряжениях питания; эти соотношения взяты нз указаний по применению фирмы Техаз 1пйпипепгз. Исходные симметричные уровни сигнала для чисто 5-вольтовых КМОП-семейств типа НС и ЧНС показаны на рис. 3.85(а).
В КМОП-схемах, совместимых с ТТЛ-схемами, таких как НСТ, ЧНСТ и ЕСТ, уровни напряжения сдвинуты вниз, как показано на рис, 3.85(Ь). Первым шагом на пути уменьшения напряжения питания КМОП-схем стало напряжение 3. 3 В. Фактически стандарт )ЕНЕС для 3.3-вольтовой логики определяет два набора уровней.
Уровни 7,УС!МОЯ(низковольтовые уровни КМОП-схем; !оюуойаде СИИ) относятся к случаю использования только КМОП-схем, когда выходы схем слабо нагружены по постоянному току (меньше 100 мкА), так что напряжения и У отличается от потенциала земли и от напряжения питания не более, чем оь он на 0.2 В. Уровни 7Х777, (низковсиьтовыв уровни схем, совместимых с 77Л; !ож- 3.13. Схеыыниаковольтовой КМКЗП-логики и ихсопряжение 211 Ур(гале ТП), приведенные на рис.
3.85(с), используются в приложениях, где выходы существенно нагружены по постоянному току, и поэтому напряжение К „может достигать 0.4 В, а напряжение К „может опускаться до 2.4 В. Расположение логических уровней ТТЛ-схем в нижней части 5-вольтового диапазона в денствительности было совершенно случайным. Как показано на рнс.3.85(Ь) и (с), уровни ЬЧТТЬ оказалось возможным задать так, чтобы они точно совпадали с уровнями ТТЛ-схем. Таким образом, к выходу схемы с уровнями ЬЧТТЬ можно без проблем подключать входы ТТЛ-схем до тех пор, пока не нарушаются требования относительно величины выходного тока(т' „, Х ). Аналогично к выходу ТТЛ- схемы можно подключать вход схемы с уровнями (.ЧТП., за исключением тех случаев, когда подаваемый сигнал превышает напряжение питания К схем с уровнями ЬЧТТЬ, равное З.З В, о чем речь пойдет ниже, (а) (Ь) 5 О В 1'сс 6.0 В Усе 44тв 1'он (с) Зон з.зв Усс 25В 2.4В Уон 2.0В Ум (е) 2.4 В 2ОВ 1'он гтв г.ов 1.ЕВ т;с тон т.г в о.е в одев охв в О,О В аыо 1ЛВ Ут 10В 1.0В Ут 1.2В 1т ОВВ Уе 0.4В Уос о.он оно о.ев Ул.
о,тв 0.4В У01 о.он оно ООВ Уос ах в о.он оно о,ов 5-еольтоеые КМОП- схемы 5-еольтоеые ПЛ- и соеыестимые с ПЛ КМОП-схемы 3.3 еольтоеые схемы с уровнями ЫПс 2.5-еольтоеые КМОП-схемы 1.3.еольтоеые КМОП-схемы Рис. 3.85. Сравнение логических уровней: (а) 5-вольтовые КМОП-схемы; (Ь) 5- вольтовые ТТЛ-схемы, а также совместимые с ТТЛ 5-вольтовые КМОП-схемы; (с) 3.3-вольтовые схемы с уровнями ЬЧГП.; (О) 2.5-вольтовые КМОП-схемы; (е) 1 8.вольтовые КМОП-схемы (ОГЧО - земля) *3. 13.2.
Входы, допускающие напряжение 5 В На входы вентиля не всегда можно подавать напряжение, превышающее напряжение питания (у . Эта проблема возникает в том случае, если в системе применясс готся схемы как 5-вольтовых, так и З.З-вольтовых логических семейств. Если, например, 5-вольтовые КМОП-схемы нагружены не сильно, то они вполне могут иметь на выходе 4.9 В, и даже прн умеренной нагрузке КМОП- и ТТЛ-схемы обычно дзот на выходе 4.0 В.
Такие высокие напряжения могут «не понравиться» входам 3.3-вольтовых схем. Максимальное напряжение К, которое можно подать на вход, указывается в Еплх' Разделе сообщаемых производителем справочных данных, озаглавленном «Пре- 212 Глвва 3. Цмфровью схемы дельные значения». Для схем серии НС величина К равняется напряжению пи- ызх тания К . Таким образом, если у схемы из этой серии напряжение питания равно 3.3 В, то на ее входы нельзя подавать сигналы с каких бы то ни было выходов 5- вольтовых ТТЛ- или КМОП-схем. С другой стороны, для схем серии ЧНС напряжение К, равно 7 В; следовательно, схемы ЧНС с напряжением питания 3.3 В можно прйменять для преобразования выходных сигналов 5-вольтовых схем к уровням 3.3-вольтовых устройств для совместного использования с микропроцессорами, блоками памяти и другими устройствами в подсистемах с напряжением питания 3.3 В.
Из рис. 3. 86 видно, почему на одни входы можно подавать напряжение 5 В, а на другие нельзя. Как показано на рис. 3.86(а), входная цепь схем НС и НСТ, в дейсгви тел ьности, содержит два смещенных в обратном направлении фиксирующих дно. да (с1атр йоНез), которые мы прежде не показывали: один диод включен между каждым из входов и шиной питания К, а другой- между входом и землей.
Назначение этих диодов состоит в том, чтобы с помощью диода Р1 шунтировать вход на землю, когда входной сигнал во время переходного процесса становится отрицательным, а с помощью диода Р2 замыкать вход иа шину питания, когда входной сигнал превышает напряжение питания К . Такие кратковременные всплески могут происходить в результате отражений в линии передачи (см. параграф 11.4). Шунтирование входа на землю на время отрицательных выбросов напряжения или на шину питания К на время положительных выбросов уменьшает амплитуду и длительность отраженных сигналов. С помощью диода Р2 нельзя, конечно, отличить кратковременный положительный выброс от превышения входным напряжением напряжения питания К в течение длительного времени.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
