Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 50
Текст из файла (страница 50)
Следовательно, если выход 5-вольтовой схемы соединен с одним из таких входов, то у этого входа не будет очень большого сопротивления, которое обычно ассоциируется с входом КМОП-схемы. Вместо этого входное сопротивление схемы будет относительно малым, равным сопротивлению смещенного теперь в прямом направлении диода Р2, подключенного к шине питания )гсс, по которому потечет большой ток. (Ь) гСС (а) кгг Рис. В.ВВ.
Входные цепи КМОП-схем: (а) семейство НС, не допускающее появ- ления на входе напряжения, равного 5 В; (Ь) семейство ЧНС, допускающее появление на входе напряжения, равного 5 В 3.13. Схемы ииаковольтовой КМОП-логики и их сопряжение 213 На рис. 3-86(Ь) показан фрагмент КМОП-схемы, на вход которой можно подавать напряжение 5 В. Во входной цепи этой схемы просто отсутствует диод В2; благодаря диоду В1 сохраняется шунтирование входа при отрицательных выбросах напряжения.
Такой вид имеет входная цепь в схемах ЧНС и АНС. Структура входной цепи должна быть такой, как показано на рис. 3.86(Ь), но этого недостаточно, чтобы вход допускал подачу на него напряжения 5 В. Процесс нзготовпения микросхем должен включать создание транзисторов, способных выдерживать ббльшне напряжения, чем К . По этой причине в семействе ЧНС напряжение ~; ограничено величиной 7.0 В.
В технологическом процессе изготовления многих специализированных интегральных схем с напряжением питания 3.3 В нет возможности получить входы, допускающие напряжение 5 В, даже если есть желание отказаться от выгод, связанных с диодом )32, который шунтирует вход при положительных встиесках в линии передачи. *3.13.3. Выходы, допускающие напряжение 5 В В случае, когда выходы схем с тремя состояниями с напряжением питания З.З В и 5 В подключаются к одной шине, необходимо проверить способность выходных цепей выдерживать напряжение 5 В.
Когда выход 3.3-вольтовой схемы находится в третьем состоянии (в состоянии Н1-Х), схема с напряжением питания 5 В может стать источником сигнала, передаваемого по шине н на выходе 3. 3-вольтовой схемы может появиться напряжение 5 В. Рис. 3.87 поясняет, почему в этой ситуации неюторые выходные цепи допускают напряжение 5 В, а другие не допускаютэтого. Как показано на рис.
3.87(а), в обычной КМОП-схеме с тремя состояниями на выходе имеются и-канальный транзистор Д1 между выходом и землей н р-канальный транзистор Д2 между выходом и шиной питания г' . Когда выходУнвходится в состоянии Н1-Е, с помощью схемы (не показанной на рисунке) напряжение на затворе транзистора Д1 поддерживается равным примерно О В, а напряжение на затворе транзистора Д2 — примерно равным напряжению питания К, так что оба транзистора закрыты. сс' 1сг (а) асс (Ь) 'сс рис 3.87. Выходные цепи КМОП-схем с тремя состояниями: (в) выходы схем )'С и ЧНС, не допускающих напряжение 5 В; (Ь) выходы схем ИС, допускающих напРяжение 5 В 214 Глава 3. Цифровые схемы Рассмотрим теперь, что произойдет, если Р = 3,3 В, а от другого устройства сс на выходной контакт У (рис. 3.87(а)) поступает напряжение 5 В. Тогда на стоке транзистора Д2 (вывод У) будет 5 В, в то время как напряжение на затворе (р ) 2 равно всего лишь 3.3 В.
Когда потенциал затвора окажется ниже, чем потенциал стока, транзистор Я2 начнет проводить, цепь отточкиудо шины питания И будет сс иметь относительно малое сопротивление н потечет большой ток. Выходные цепи схем с тремя состояниями семейств НС н ЧНС имеют именно такую структуру, н поэтому напряжение 5 В для них не допустимо. На рис. 3.87(Ъ) приведена выходная цепь, допускающая напряжение 5 В, до полнительный р-канальный транзистор ДЗ позволяет предотвратить отпирание транзистора Д2, когда этого не должно быть. Если напряжение Р больше напряжения Р, то открывается транзистор ДЗ.
Этим обеспечивается относительно малое сопротивление между точкой У и затвором транзистора Д2, который в данном случае остается закрытым, потому что напряжение К на его затворе теперь не меньше напряжения на стоке. Такой является выходная цепь схем ЬЧС фирмы Техаз!пз1пипептз (низковольтовые КМОП-схемы; !ои- ко!Гайе СМОБ). *3.13.4. Сопряжение ТТ~-схем и схем с уровнями ЬМТТЬ: сводка результатов На основе сведений, приведенных в предыдуших разделах, можно сделать вывода возможности применения в одной системе ТТЛ-схем (с напряжением питания 5 В) и схем с уровнями ЬЧТТ1.
(с напряжением питания З,З В), только следуя следующим трем правилам: 1. Сигналы с выходов схем с уровнями ЬЧТТЬ можно непосредственно подавать на входы ТТЛ-схем при соблюдении обычных ограничений на выходной ток (1 „,1 ) схем, являющихся источникамисигналов. пылах' оном 2. Сигналы с выходов ТТЛ-схем можно непосредственно подавать на входы схем с уровнями ЬЧТТЬ, если последние допускают входные напряжения 5 В.
3. Выходы ТТЛ-схем н схем с уровнями ЬЧТТЬ с тремя состояниями можно подюпочать к одной и той же шине при условии, что выходы схем с уровнями ЬЧТТ1. допускают напряжение 5 В. *3.13.5. Логические схемы с напряжениями питания 2.5Ви1.8В Переход от 3.3-вольтовых схем к 2. 5-вольтовым схемам не так прост.
Известно, что выходы 33-вольтовых схем можно соединять с входами 2.5-вольтовых схем, если эти входы допускают напряжение 3.3 В. Однако даже беглый взгляд на рис. 3.85(с) н (д) показывает, что выходное напряжение К 2.5-вольтовойсхемы равняется вход- он ' ному напряжению К З.З-вольтовой схемы. Другими словами, запас помехоус~н тойч и во сти по постоянному току при высоком уровне, когда выход 2.
5-вольтовой схемы соединен с входом 3.3-вольтовой схемы, равен нулю, что не желательно. Эта проблема решается путем применения преобразователя уровня (Ыв( тганз1атог) или схемы гдв ига уровня (!вге) зл()твг), то есть устройства, на которое подаются оба напряжения питания и внутри которого происходит подтягивание 3.14. Эмиттерно-овяааинан логика 215 более низких логических уровней (соответствующих напряжению питания 2. 5 В) до больших значений (соответствующих напряжению питания 3.3 В).
Сегодня многие специализированные интегральные схемы и микропроцессоры содержат внутри себя преобразователи уровней, что позволяет логическому ядру работать с напряжением питания 2.5 В или 2.7 В, а интерфейсному блоку — с напряжением питания 3.3 В, о чем мы говорили в начале этого параграфа Если в будущем станут популярными 2. 5-вольтовые дискретные устройства, то можно ожидать, что главные поставщики полупроводниковых приборов начнут производить преобразователи уровней также в виде отдельных компонентов.
Следующим шагом будет переход от 2.5-вольтовой логики к 1.8-вольтовой. Из рис. 3.85(д) и (е) можно видеть, что запас помехоустойчивости по постоянному току при высоком уровне фактически отрицателен, когда сигнал с выхода 1. 8-вольювой схемы поступает на вход 2.5-вольтовой схемьь так что преобразователи уровня будут необходимы также и в этом случае. *3.14. Эмиттерно-связанная логика Ключом к уменьшению задержки распространения в биполярных логическим схемах является предотвращение насыщения находящихся в них транзисторов. В разделе 3.9.5 уже было объяснено, что диоды Шоттки предотвращают насыщение транзисторов в ТТЛ-схемах. Однаю насыщение можно также предотвратить, используя совершенно другой принцип, а именно — с помощью схем, называемых логическими схемами на переключателях тока (сигтепг-тог!е!о8!с, СМА) или схемами эмиттерно-связанной логики (ЭСЛ; ет!пег-соир!ег! !оя!с, ЕСТ).
В отличие от других логических схем, рассматриваемых в этой главе, ЭСЛ- схемы не обеспечивают большого различия напряжений между низким и высоким уровнями. Этн схемы дают небольшой перепад напряжения, меньше вольта, и внутри у ннх происходит переключение тока между двумя возможными путями в зависимости от значения сигнала на выходе. Первое семейство логических схем ЭСЛ было представлено фирмой Оепега! Е!естпс в 19б! году. Идея всюре получила развитие и фирмой Ма!ого!а н другими были созданы популярные до настоящего времени семейства ЭСЛ-схем 10К и 100К. Эти схемы очень быстры; задержка распространения у них менее 1 нс. У последнего семейства ЭСЛ-схем ЕСЬшРБ (буквально: пикосекундная ЭСЛ; ЕСЬ 1п р!созесоп<Ь) максимальные задержки меньше 0.5 нс (500 пс), включая задержку сигнала при включении и выключении ИС.
На всем протяжении развития технологии цифровых схем ЭСЛ-схемы того или иного типа всегда оказывались самыми быстродействующими среди логических схем, выпускавшихся в дискретном исполнениии. Олнако сегодня ЭСЛ-схемы не спшь популярны, как КМОП- и ТТЛ-схемы, главным образом потому, что они потребляют намного большую мощность. Факти"ескн из-за большой потребляемой мощности создание супер-Э В М на схемах ЭСЛ типа Сгау-1 и Сгау-2 представляло собой столь же сложную залачу для техники охлажления, что и для цифровой электроники. Кроме того, у ЭСЛ-схем велико значение такого параметра, как произведение задержки иа потребляемую мощн~~ть, лля них не удается обеспечить большую степень интеграции, а сигналы 216 Глава 3.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
