Вопросы ГЭК 2009new (1094840), страница 39

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 39)

Табл. 1

p	q	d0	d1
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

Следовательно, , где черта сверху обозначает отрицание, а знак конъюнкции для краткости опущен. Это выражение можно преобразовать в . Бит d₁ выражается ещё проще, d₁=p&q.

Если обозначить логические элементы следующим образом:

то полусумматор можно представить в виде следующей простой схемы:

Рис.1 Схема полусумматора на элементах «НЕ-ИЛИ-И».

Если теперь использовать полусумматор как отдельный логический элемент с двумя входами и двумя выходами, обозначим его значком

Полный сумматор складывает три одноразрядных двоичных числа. Следовательно, он может сложить два двоичных числа с тем числом, которое «переносится». Обозначим два складываемых числа через p и q, а бит переноса – r. На выходе будем иметь два бита суммы – младший D₀ и старший –D₁, который будет являться битом переноса для следующего разряда. Имеем следующие таблицы истинности:

Табл. 2

p	q	r	D0	D1
0	0	0	0	0
1	0	0	1	0
0	1	0	1	0
1	1	0	0	1
0	0	1	1	0
1	0	1	0	1
0	1	1	0	1
1	1	1	1	1

Можно видеть, что D₀ есть результат сложения d₀, полученного в полусумматоре, c r, а D₁ можно получить из таблицы истинности в виде формулы

Это выражение можно сократить, воспользовавшись картой Карно:

q ~q

x	x		x
x

p

~p

r ~r r

В итоге получим

поэтому сумматор может быть представлен в виде следующей схемы:

Рис. 2. Схема сумматора.

Характеристики

Список файлов ВКР