Й.Янсен Курс цифровой электроники. Том 3. Сложные ИС для устройств передачи данных (1987) (1092083), страница 5
Текст из файла (страница 5)
ни один из входов каскадного кодера не является активным. Во всех остальных случаях как при одной, так и прп большом числе нажатых клавиш выход 65 активизируется 1устанавливается на Е-уровне). Поэтому с помощью 65 мы можем следить за тем, чтобы в двоичные выходные каналы поступала только содержательная ннформацин. Выше в качестве примера применения кодера мы взяли преобразование нажатия «десятичной» клавиши в двоичный код.
Другой пример применения этой схемы связан с реализацией режима прерывания в ЭВМ. Если нам требуется осуществить связь внешних устройств с ЭВМ, то для этой цели активизируется соответствующая десятичная входная шина декодера. С помощью сигнала 65, который посылается в систему управления ЭВМ, осуществляется попытка прерывания, Одновременно по выходным шинам декодера этой системе сообн;а- ется, какое именно периферийное устройство посылает запрос на прерывание. ЭВМ реагирует на это ответным сообщением о получении запроса. Она также посылает по внешним шинам Логические алементм и Фх применение е сложных схемах 33 сигналы, обеспечивающие дальнейшую обработку запроса на прерывание. В результате система инициирует переход к подпрограмме, обеспечивающей совместную работу ЭВМ с соответствующим периферийным устройством.
В большинстве запросов на прерывание преимущество получает периферийное устройство с более высоким приоритетом (максимальная десятичная цифра на входе кодера). 05 активизируется на Е-уровне, и зто сделано для того, чтобы избежать нежелательных последствий после удаления из крейта печатной платы, на которой смонтироиан кодер. При этом на вход запроса на прерывание ЭВМ поступит Н-сигнал. 1.8. Схема ИСКЛЮЧАЮЩЕЕ ИЛИ Эта схема является основой многих других логических схем, таких, как генератор битов четности, компаратор (схема сравнения) и другие.
Иа рис. 1.16 показан один из вариантов реализации схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, которая иногда лйу Яд/ Лк) Р)д) г-/С а=ь Рис. )Дб. Схема ИСКЛЮЧАЮЩЕЕ ИЛИ (а) и ее функцнональнаи таб. лица (б) условное обоаначение. ' Если не инвертируем Р„то возникает функции ИСКЛЮЧАЮШЕЕ ИЛИ-ИЕ Х-ИЛИ-НЕ), и тогда мм провернем равенство. Схема Х-ИЛИ-НЕ часто обозначается как схема совпадений, называется полусумматором. Схема, реализующая инверсную функцию, называется ВКЛЮЧАЮЩЕЕ ИЛИ либо схемой равнозначности. Как следует из функциональной таблицы, на выходе схемы ИСКЛЮЧАЮЩЕЕ ИЛИ появляется 1„если АФВ. При этом; в схеме равнозначности выходной сигнал будет равен О.
3-307 Логические плел~виты и их применение в сложных схемах зо Тот факт, что эту схему можно назвать полусумматором, также следует из таблицы. Действительно, на выходе схемы образуется арифметическая сумма переменных А и В, однако перенос в старший разряд не формируется.
Если бы этот перенос образовался, то схему можно было бы назвать полным сумматором. Работа схемы ИСКЛЮЧАЮЩЕЕ ИЛИ объясняется достаточно просто. Для схем И-НЕ на обоих входах мы имеем О-сигналы, как в случае А=О, В=1, так и в случае А=1, В= =О. На соответствующем выходе появляется О, что приводит к г=1, так как схема ИЛИ активизируется при сигналах Ь-уровня на входах. !.9. Схема контроля четности Схемы контроля четности применяются в устройствах передачи данных и добавляют к группе битов данных контроль- ыхвдм тем Г=.
чегет. е несет, -ест нын бит (бит четности), с помощью которого проверяется качество передачи данных па соответствующему каналу связи. Проверка четности заключается в подсчете числа единичных битов в передаваемой группе. Четное илн нечетное число единичных битов кодируется в виде О и 1 или наоборот в зависимости от способа кодирования данных.
Бит четности обычна обычно передается в линию связи последним. Имеется целый рядТТЛ- н КМОП-микросхем, которые производят проверку на четнасть. Одной из них является микросхема типа 741 ЫОО, структурная схема которой представлена на рис. 1.17. Из этого рисунка видно, что ана состоит из пяти идентичных схем,каждая из которых проверяет на четность три бита двоичного числа. Для трех битов возможны следующие четыре Рнс, 1ЛВ. Последовательное включения схем контроля четности. Глава У нечетные комбинации: 001, 010, 100 и 111. Эти комбинации кодируются с помощью схем И-ИЛИ.
Три такие схемы могут обработать 9 битов, т. е. образовать 3 бита четности. Эти 3 бита снова поступают в такую же схему, так что з результате нв выходе появляется только 1 бит четности. ФвгвмЯ' дггвггггю~щ снг гввйц Ь:..гг; .~НУ Рнс. 1.19. Пнрнллельное нклгоченне схем контроля четностн. С помо1цью схем И-ИЛИ-НЕ, показанных справа внизу на рис.
1.17, на выходе формируется сигнал нечетности, который равен 1 только в том случае, когда число единичных битов в слове нечетно. При каскадном включении генераторов битов четности выход каждой предыдущей схемы соединяется со входом последующей. В каскадном варианте, показанном на рис. 1.18, выходы верхнего н нижнего генераторов соединены с двумя входами среднего генератора, на выходе которого и появляется конечный результат проверки на четность.
Другая возможность каскадного включения проиллюстрирована на рис. 1.19. Здесь применен тот же метод соединения, что и на соответствующем кристалле. Выходы отдельных 8-разрядных генераторов (проверочных устройств) соединяютан со входами специальной схемы, которая заново определяет Ч,И Юнкскт М 6.8 лыков я, Рас. 1.Ю. н-слева сравнения тина 74ЬЯ% с возможностью увеличения длины слова; б — снмволнчссиое ооозначенне. четность для поступающих нулей и единиц и обеспечивает конечный результат проверки.
При генерации бита четности один из 9 входных сигналов делается нулевым. В процессе проверки мы обрабатываем все 9 бит и выделяем девятый бит в качестве бита четности. В результате выходной сигнал сразу же показывает, не возникла ли при передаче какая-нибудь ошибка. Если на выходах схемы контроля появляются Н-сигналы, это означает, что при передаче была допущена ошибка.
1.10. Компаратор, или схема сравнения С помощью этой схемы сравнивается содержимое двух чисел (А и В) и вырабатываются выходные сигналы, соответствующие случаям А(В или А В. Имеется целый ряд применений, где необходимо сравнение двух чисел. В качестве примера можно указать применение компараторов в схемах фазового детектирования, которые используются в синтезаторах частот. В принципе схема сравнения представляет собой каскадную схему, состоящую из схем ИСКЛЮЧАЮЩЕЕ ИЛИ с инверсией (схем равнозначности). Одна такая схема сравнивает содержимое двух разрядов чисел. Проверив какие-либо два разряда, один нз числа А, а другой — из В, мы переходим к следующей паре разрядов и продолжаем сравнение до тех пор, пока не получим конечный результат сравнения этих чисел.
В составе ТТЛ-семейства имеется 4-разрядный компаратор типа 741.585, при каскадном включении которого возможно увеличение длины сравниваемых слов (рис. 1,20). Анализируя состав этой схемы, можно заметить, что для сравнения двух 4-разрядных слов требуются четыре схемы равнозначности, расположенные на рисунке слева.
На их выходах появится 1 в том случае, когда на все входы поступают пары одинаковых сигналов. Если все биты в двух словах одинаковы, то на А=-В-выходе (в нижней части рисунка) появляется 1. Это возможно только тогда, когда все сигналы на входе схемы И равны 1. При анализе случаев А(В и А В обычно указывают, какие именно биты отличаются друг от друга. Лопустим, что биты АО~ВО, а значения остальных пар битов совпадают. Тогда в схеме активизируется одна из схем И, обозначенных через Р и Я.
Если АО)ВО (т. е. А0=1), то это означает, что на оба входа порта Р, которые связаны со входами АО, ВО, поступают единицы. Сигнал 1 с выхода схемы Р через схему ИЛИ поступает на выход А В компаратора. Если же ВО)АО (т. е. ВО=1), то активизируется схема Я и единица через другую схему ИЛИ поступит на выход А -'В. Если старшие биты не равны, то сигнал 0 на выходе нх схем заблокирует схемы И для младших битов.
Лучше всего это видно в том случае, ког- Логические элементы и их лримеиеиие е сложных схемах 5вчлл ~И Р=.Ю Я-Я а Ркс. 121, Каекалное включенне 4-разрядных конпараторов (741Ь85) (а) н синволнческое обозначение (б1. Глава 1 да неравными оказываются самые старшие биты. При этом на выходе АЗВЗ схемы равнозначности, проверяющей биты АЗ, ВЗ, появляется нуль, который блокирует все нижележащие схемы И.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
