Й.Янсен Курс цифровой электроники. Том 3. Сложные ИС для устройств передачи данных (1987) (1092083), страница 4
Текст из файла (страница 4)
1.7. а — декодер (демультипленсор) типа 741.8138; б — функпнональнан таблипа; е и г — символическое обозначение схемы, используемой в качестве декодера или демультиплексора соответственно. Такие преобразователи можно применять в каскадном включении для работы с более длинными ВСЮ-словами. При длине слона 2;н,4 бит ВСЮ-код реализуется с помоп1ью двух отдельных преобразователей указанного типа. Однако если длина слова будет больше, то число требуемых схем становится слишком большим. Например, для трех ВСЮ-декад требуется 6 схем, а для шести ВСВ-декад — уже 28. Работа этих преобразователей в каскадном включении здесь рассматриваться не будет, так как на практике в подобных случаях обычно используют ПЗУ большого объема, которые могут работать с более длинными словами.
В втой ситуации применение каскадного варианта неоправданно с зкономической точки зрения, так как требует большого числа микросхем. 24 Глава / згс// дсааиг Выы "ы дамам /Ма/е/ с/аж /е/В/ла с//игл/ раним Выюуи~ ааиюу //ьяааы алади Рнс. 1.8. Каскадное вклгочеике декодиругонгих схем для получения много- канальной распределительной схемы. 1.6.
Декодер 7-сегментного кода Декодер 7-сегментного кода находят широкое применение в цифровой технике. Эта схема преобразует ВСО-код в последовательность сигналов, которые управля/от работой 7-сегментных индикаторов на светодиодах (СД) или жидких кристаллах (ЖК). ТТЛ-микросхемы этого типа имеют обозначения 74Е346, 74Е847 и 74/.848 и отличаются между собой по величине допустимого выходного напряжения или выходного тока и отсутствию фиксируюгцего резистора. Леваческие элементы и их применение е слоясных схемах 2о Гисссгеесссн»»еся г енс Исееяссассемдч ! " т+-" '"'™вЂ” Хонде мм сеемч Х и;аг ме е~а Э О м м о е т Бмйпмез Рис.
1ть Распределительная схема, позволяющая ограничить число выводов корпуса микросхемы. Преобразование ВСР-кода в 7-сегментный происходит так, как показано в функциональной таблице на рис. 1.10. Внутренний монтаж и здесь определяет вид преобразования кода. Схема снабжена рядом дополнительных выводов, таких, как вывод для проверки индикаторов, вход гасящего импульса и вход импульса для гашения пульсаций. Лктивным состоянием выходов декодера является Р-уровень, так как СД и ЖК-сегменты включаются при подаче низкого потенциала.
Используя контрольный вывод, можно проверить работу семи сегментов индикатора, а с помощью гасящего сигнала можно убрать засветку сегментов. Как следует из функциональной таблицы, это произойдет, если на входе В1/ЯВО появится 1.-сигнал. При этом состояние других входов знзчення не имеет. Этот же вывод можно использовать для гашения пульсаций.
Нуль появится на этом выводе в том случае, если на вход 1сВ1 будет подан Е-сигнал и ВСР-входы будут находиться в состоянии кб». В этой ситуации индикаторные сегменты не включаются (не Глава 1 С* ! о ~ 2 з а з в з з з ~о о п ~з ы ~з Рис, 1.10. Функциональная таблица 7-сегментного декодера (а) (БН7447А) в МЭК-символика для этой схемы (б). Логические ехемемга и их применение е слоагиетх схемах 2г Хххллгкс мочке Вр вбей 137 с1 1с Рис.
1.11. Декодер дли т-сегментного светодиодного индикатора. Схема упреелкетек оегкелемп Лекелеого счетчика. светятся), в результате чего на зкране дисплея не будет виден даже О. Интенсивность светового излучения СД регулируется с помощью импульса, который подается на вход В7 н имеет регулируемую ширину.
На рис. 1.11 представлена схема индикации, в которой 7-сегментный декодер управляется от декадного счетчика типа БХ749ОА. Выходы декодера связаны с сегментами, составленными из СД через ограничивающий резистор 1тг с сопротивлением ЗЗО Ом. В настоящее время все шире используются индикаторные устройства с улучшенным качеством изображения. С атой целью изображение формируется нз точек, образующих матри- Гасан 1 цу 5Х7. Управление подобным индикатором является более сложным процессом и для своей реализации требует большего числа каналов. В этом случае дискретный декодер заменяется иа ПЗУ, которое называется «генератором символов».
К этим генераторам мы вернемся при рассмотрении ПЗУ в следующей главе. В качестве иллюстрации па рис. 1.12 представлены шестнадцатеричные цифры, которые получень1 с помощью точечной БХ7- матрицы. Такая многоточечная матрица позволяет существен- е 2 3 В 1 В э ы 2 е м ы Рис. 1.12. Шестнадцатеричные цифры в матричном изображении из бхт але ментов. по улучшить качество изображения букв н других знаков. В настоящее время индикаторные элементы на СД размеща1отся обычно вместе с генератором символов.
Фирма Техаз 1пз1тпшеп1з выпускает такие схемы под названием Т11.311. Каждая схема Т11.31! состтоит из 4-разрядного регистра, декодера на основе ПЗУ, нсточиака постоянного тока и индикаторной матрицы из точечных СД. Внешних ограничивающих резясторов для питания СД не требуется, Преобразователи кода„которые применяются для генералик буквешю-цифровых символов, в основном базируются на ПЗУ, В этих преобразователях сцмволы представляются в коде АГАСИ и затем преобразуются с помощью ПЗУ в требуемый код для последуюп1его контроля буквенио-цифровых индикаторов. При большом числе индикаторов символы воспроизводятся по методу сканирования, т.
е. реализации одной линии за другой, что позволяет работать с одним ПЗУ, 1.7. Кодеры Одной из популярных цифровых схем является преобразователь из десятичного кода в двоичный код. Ранее мы познакомились с подобной схемой в форме диодной матрицы, которая преобразовывала нажатия клавиш в двоичный код. Среди ТТЛ-микросхем, которые реализуют эту функцию, известна, например, ИС типа Зрч741.8148, блок-схема которой приведена па рис.
1.13,а. Функциональная таблица этой ИС показана на рис. 1.14. Из анализа блок-схемы следует, что после активизации одного входа 1Ь-сигналом) благодаря соответствующему монта- Логические элементы и их применение в слаасных схемах 29 жу включается набор схем И, которые обеспечивают на выходе двоичный эквивалент входной десятичной величины.
Если, например, мы активизируем вход «5», то это приведет к активизации третьей схемы И на выходе АО и второй схемы И на выходе А2. К схеме добавлена одна дополнительная схема И с выходом ЕО, который показывает, в каком состоянии находится вход данных или Е1. Эта схема требуется для реализации каскадного варианта, который позволяет расширить число входных десятичных шнн. Данная кодирующая схема относится к разряду приоритетных кодеров, т. е. в ней первым всегда декодируется вход с максимальной десятичной величиной. Свойство приоритетности обеспечивается с помощью дополнительных соединений входов схем И.
Возникающие при этом дополнительные переменные на входах схем И исключают кодирование меньших десятичных величин, если случайным образом будет активизировано несколько входов. Кроме этого, декодер имеет еще один разрешающий вход Ет', с помощью которого можно запереть все схемы И. Вход ЕУ активизируется Н-сигналом.
Этот же вход используется также в том случае, когда мы переходим к каскадному варианту включения нескольких кодеров с целью обслуживания большего числа десятичных каналов. Символическое обеспечение приоритетного кодера показано на ркс. 1.13,б. Входы и выходы активизируются Е-уровнем, что соответствует приведенной выше функциональной таблице. Дополнительные символы в верхней гатти функционального блока показывают, что речь идет о преобразовании из десятичного кода в двоичный.
Тот факт, что вход с максимальной десятичной величиной имеет приоритет, отмечен сокращенным обозначением НРК вЂ” Н1дйез1 РНогйу (максимальный приоритет) в указателе функции. Применяемые обозначения зависимостей основаны на функциональной таблице истинности, которая выполняется для данной схемы. Входы связаны И-зависимостюо с П, что следует из указателя 68 около Е1-входа н идентификатора 8 около выходов. На выходе ЕО появляется Н-сигнал, если на один пз входов поступает Л-сигнал и одновременно выполняется Е1(68). Также ЕО=Н, если Е1=Н, что следует из идентификатора 9 около ЕО-выхода. 65-выход связан инверсной зависимостью (Л) с ЕО-выходом (10).
Мы имеем 65= — Л, если на один из входов илн несколько одновременно поступает Е-сигнал и если ЕТ=~.. Кроме этого, 65=Л=Н, если ЕО=У10=Е, или Ег'=ь или одновременно Х(О=Е1=Е. На рис. 1.15 показано, как приоритетные кодеры включаются в каскадном варианте. Мы видим, что выход ЕО старшего Лоеичесхие злементм и их применены в сложных схемах 81 7И8148 Е01/Р бе111 Б Рдзреш Оеед Рис. 1.!3.
а в кодер типа 741.5148; б — символическое обозначение; в в раз- мещение в корпусе. кодера связан со входом ЕР младшего кодера. Активизация старшего кодера приводит к блокировке младшего кодера. Нажатие клавиши, связанной со старшим кодером, означает, что устанавливается ЕО=Н, в результате чего происходит блокировка младшего кодера. Рассмотрим функциональную таблицу, приведенную иа рис. 1.14.
В нашем примере выход ЕО обеспечивает четвертый бит для двоичной декодировки, необходимый при наличии двух 8-входных шин. быкдбы Лг Л! Ло О ! 2 3 4 О О 1 Х-НЕ ЩЩЕЕОаЕЛНО; 1.=Н, деа Рис, 1.14. Функциональная таблица для надера типа 741.5148. Давайте исследуем, что произойдет в втой схеме, если будет задействован вход младшего кодера. Активный входной сигнал приведет к появлению двоичного сигнала на выходе, так как старший кодер не активизирован 1ЕО=Е), и позтому младшей кодер получил разрешение на преобразование кода.
Одновременно ЕО=Е означает, что старший двоичный выходной бит равен О. Выходы обеих схем Ао, А!, Ат объединяются схемами хххххххх ! ! ! ! ! ! ! кххккхко кхххххо! «ххкх о ! ХХХХО 1 ХХКО1 1 1 1 ХХО ! ко ! о ! 1 О О о о о о о о ! ! !б бсбдиьнаикбй б,~Н) б,)б) бх)Ю б,)Н| ЯН) Фкнвбкба биа Рнс. 1.15. Каскадное включение нескольких приоритетных кодеров. ИЛИ, чтобы получился общий выход„Мы имеем 65 — -Н, если Е1=Н или если на все шестнадцать входов поступают Н-сигналы, т. е.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
