Й.Янсен Курс цифровой электроники. Том 3. Сложные ИС для устройств передачи данных (1987) (1092083), страница 3

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

Мультиплексор (селектор данных) применяется не только для решения перечисленных выше задач, но н для других целей. В качестве примера можно назвать применение мультиплексора для преобразования параллельного набора битов в последовательный. Подавая параллельный набор битов на входы данных и управляя адресными входами с помощью дво- Логические элемента и их применение е сложных схемах 17 ичного счетчика, мы можем сформировать на выходе требуемый последовательный набор битов.

Такой параллельно-последовательный преобразователь показан на рис. 1.4,а. После подачи стартового импульса начинается считывание состояния управляющего триггера под контролем тактовых импульсов и происходит запуск счетчика. Выходные сигналы счетчика управляют адресными входами мультиплексора данных. Как только счетчик доходит до состояния «8», на егс выходе 17 устанавливается Н-уровень, который возвращает управляющий трипер в исходное состояние, Цикл счета прекращается. В результате на выходе мультиплексора появляется последовательный набор битов, который подавался на вход схемы выборки в параллельной форме (рис. 1.4,6). 1.3. Преобразователи кода Семейство преобразователей кода состоит из ряда схем, выполннющих сложные логические функции, которые имеют различные области применения и разные названия.

Преобразователи кода решают задачу преобразования одного кода в другой. В частности, нам известны преобразователи из ВС1г-кода в десятичный код, из кода с избытком 3 в десятичный код, из кода Грея в десятичный код и обратно. Преобразователь из двоичного кода в десятичный известен в цифровой технике под наименованием декодирующей схемы илп, сокращенно, декодера. Преобразователь из десятичного кода в двоичный обычно называется кодирующей схемой или кодером. Отсюда следует, что кодеры и декодеры имсют тесную связь с преобразованием.

Например, в случае 7-сегментного декодера двоичное число, поступающее на вход, преобразуется в последовательность сигналов для управления 7-сегментными индикаторами на основе светодиодов или жидкокристаллических индикаторов. Более сложным элементом, который имеет близкое сходство с двоично-десятичным декодером, является распределительная схема, илп демультиплексор, т. е. элемент, который распределяет по различным каналам данные, поступающие из какогото одного источника. Эта схема решает задачу, противоположную той, которую выполняет мультнплсксор (селектор).

Дсмультиплексор представляет собой декоднрующую схему с дополнительным входом, который называется разрешающим н позволяет использовать несколько декодирующнх схем в каскадном включении. 1.4. Преобразователь из ВСВ-кода в десятичный (декодер) На рис. 1.5,а показана декодирующая схема ЬМ741.842. Она состоит из 10 схем И-НЕ, которые управляются по вхо- 2 — 807 Логические влементы и их применение е слоясных схемах 19 в,чв Рис.

1.5. а — декодируюшяя схема типа 7чч2 (741.542) дая преобразования из ВСО-кода в десятичный; б — размещение в корпусе; з — символическое обозначение. дам как неинвертнрованными, так и инвертированными сигналами А, В, С и Р. На выходе схемы И-НЕ устанавливается низкий Е-уровень только при наличии на входах схемы определенной комбинации двоичных сигналов. Возьмем в качестве примера схему И-НЕ с выходным сигналом, обозначенным О.

На этом выходе установится Р-уровень, когда на все входы поступят Н-сигналы, т. е. при подаче двоичного кода РСВА-ОООО, так как на входы схемы подаются переменные РСВА. При этом на выходах других схем И-НЕ сохраняется высокий потенциал (Н-уровень). Если мы подадим иа вход преобразователя двоичную комбинацию РСВА-01!О, то на всех входах схемы И-НЕ с выходом «6» появятся Н-сигналы, так как на эти входы подаются сигналы РСВА. Оба нуля в исходной комбинации РСВА преобразуются в единицы иа входах схемы И-НЕ, так что все четыре входных сигнала действительно будут иметь Н-уровень.

Декодер (преобразователь) из кода с избытком 3 в десятичный код также состоит из 10 схем И-НЕ, однако между входами колера и вхолаз1и инаерторов, которые преобразуют закодированные сигналы, монтаж выполнен так, чтобы обеспечить соответствующую декодпруюп1ую структуру. Как будет показано в следующей главе, для этой же цели можно использовать диодную матрицу или ПЗУ. Декодеры и селекторы широко применяются для управления различными вариантами устройств памяти как ОЗУ, так и ПЗУ. 2* Глааа ! глййй ййй йй г, - '7члйЬ ! '!""ел* Г! !а 6 Рис.

1.6. а — получение последоиательности импульсои с помощью дноично- го счетчика и декодера; б — временная диаграмма. Ячейки этих ЗУ образуют матричную структуру. Выбирая с помощью селектора х- и и-лин!ги, мы идентифицируем определенную ячейку ЗУ. С этой целью применяются декодеры строк и колонок матрицы, которые обрабатывагат информацию, поступающую с адресных шин и содержащую требуемые адреса в двоичной форме. В результате мы реализуем режим произвольного доступа к ячейкам ЗУ. В цифровой технике последовательность импульсов часто применяется для последовательного опроса определенных шин данных.

Последовательный набор сигналов можно также применить н для инициирования необходимых операций, происходящих в определенные моменты времени. Такую импульсную последовательность можно получить с помощью двоичного счетчика, который контролирует работу декодера <1 из Вь нли «1 из 10». На рис. 1.6„а приведена блок-схема подобного устройства. Здесь ширина последовательных импульсов определя- Логические елементнг и иы изменение е гломснаы сыемиы 21 ется длительностью тактового импульса. Это устройство формирует ступенчатый импульс, внд которого показан на временной диаграмме (рис.

1.6,б). Декодер или демультиплексор со стробируемым входом (74ЕЬ138) представлен на рис. 1.7. Эта схема имеет в своем составе комбинированный вход «данные/строб». Вход 6~ запускается Н-сигналом, входы 6»А и 6»В — Е-сигналами. Если мы присоединяем 6, к источнику данных и обеспечиваем состояния 6,А(Е) и 6,В(Е), то схема работает как распределительное устройство (демультиплексор); это следует из таблицы, представленной па рис. 1.7, б.

Для состояния 67(Н), т. е. (1), на выбранном выходе появляется Е-сигнал, а для состояния 6,Е, т. е. (0), на соответствующем выходе понвляется Н-сигнал. В последнем случае значение выбираемых сигпанов не влияет на состояния выхода и обозначается через (Х). В данном примере распределения данных предполагается, что мы имеем постоянные состояния 6,А(Е) и 6,В(Е). В каскадном включении схем этого типа указанные входы можно стробировать для обеспечения выборки той или иной микросхемы.

На рис. 1 8 показано, как можно перейти к каскадному варианту. Селектирующие входные сигналы А, В и С обеспечивают реализацию демультиплексора «1 из 8». С помощью селектирующнх сигналов Р и .Е (1 из 4) выбирается одна из четырех декодирующих схем, Для генерации управляющих сигналов, подаваемых на стробируемые входы, требуется дополнительный декодер, который формирует из сигналов выборки Р и Н четыре отдельных сигнала.

Два бита Р и Н обеспечивают здесь выборку «1 из 4». При параллельном включении демультиплсксоров их входы данных определенным образом связываются между собой (рис. !.8). Символическое обозначение рассмотрешюй схемы показано на рис. !.7,в и г.

Ка рис. 1.7,в эта схема представлена в виде декодера, а на рис. 1.7,г — в виде демультиплексора. Декодирующнй вариант (Х!У) показывает, что рассматриваемое преобразование имеет И-зависимость от входов 4, 5 и 6, а представлеяие в виде дсмультиплексора (РХ) показывает, что выходы имеют ИЛИ-зависимость от селекторных (адресных) входов 1, 2 и 3.

Вход данных 6 имеет И-зависимость от входов 4 и 5. Демультиплексор часто применяешься для последовательной передачи информации через одни и те же выводы микросхемы к различным ее узлам, что позвогяет ограничить используемое число выводов.

Такая ситуация показана на рис. 1.9. Здесь селектор производит последовательную выборку из двух источников данных, А н В. В момент времени (е источник данных А соединяется с микросхемой и данные с помощью демультиплексора пересылаются в регистр А. В момент времени г, на- Глава ! чннается выборка из источника В с использованием тех же выводов микросхемы. Однако с помощью демультнплексора даггные передаются теперь в регистр В. Такая распределительная схема часто применяется в микросхемах ЗУ, размещенных в корпусе с 16 или 18 выводами. При этом иа передачу данных затрачивается больше времени, чем н вызывается увеличение времени обращения к ЗУ.

1.5. Преобразователи из ВСЕ>-кода в двоичный и из двоичного кода в ВСЮ-код Среди ТТЛ-схем имеются также преобразователи из ВСВ- кода в двоичный код и наоборот, к ннм относятся схемы ЫЧ74185 н ЗИ74184, соответственно. Преобразование кода осуществляет ПЗУ, размещенное на кристалле н запрограммированное соответствующим образом.

О применении ПЗУ в качестве преобразователя кода более подробно будет рассказано в следующей главе. Ур ддд Юпургиагргди д х ад ы $ д д ) дгдй7 Ныхрды данных Логические адаманты и нх нрилгнгниг а сложных схемах 23 .о,= о,а+о,з Рис.

Характеристики

Список файлов книги