Глотов А.Н., Жаркова Н.А. Устройства на логических интегральных схемах и микропроцессорах (2013) (1092076), страница 7
Текст из файла (страница 7)
Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры45Система построена на базе центрального процессора DD1 КР580ВМ80А,синхронизируемого сигналами Ф1 и Ф2 от внешнего генератора. Управляющая программасодержится в ПЗУ DD2. Ячейки ПЗУ адресуются по шести младшим линиям шины адресамикропроцессора, что вполне достаточно для выборки 40 байт программы. Выбранный вПЗУ байт поступает в шину данных системы, образованную внешней шиной данных МП,выводами данных ПЗУ DD2, регистров DD3 и DD7 и шинного формирователя DD6.Входные сигналы поступают по линиям X1, X2, X3 и X4 на вход шинногоформирователя DD6, образующего с элементом DD4.2 порт ввода. Выходной сигналпоступает на линию Y с выхода регистра DD7, образующего с элементами DD5 портвывода.В начале каждого цикла на шину данных МП выводитсяслово состоянияпроцессора. В рассматриваемой системе используется только 3 разряда PSW - разряд,информирующий о начале цикла вывода данных в порт вывода (PSW4), разряд,информирующий о вводе из порта ввода (PSW6) и разряд, информирующий о чтениипамяти (PSW7).
Значения этих разрядов записываются в регистр слова состояния наоснове регистра-защелки DD3. Запись синхронизируется сигналом SYN (СИНХРО). Этисигналы позволяют отличать циклы обращения к памяти от циклов обращения к портамввода - вывода. При выполнении процессором цикла чтения памяти в разряд PSW7записывается логическая «1», в остальные разряды - нулевые значения. Сигнал PSW7поступает на вход логического элемента DD4.1.
На его второй вход подается сигнал RC,информирующий о том, что процессор считывает сигналы с шины данных. Сигнал свыхода этого элемента подается на вход CS микросхемы ПЗУ. Единичный сигнал на CSпереводит линии данных ПЗУ в z - состояние. При активном единичном сигнале RC навыходе DD4.1 появляется уровень логического «0», Z - состояние снимается и байтданных поступает из ПЗУ в МП.В процессе выполнения цикла чтения из порта IN (port) в разряде PSW6 появляется1. При активном сигнале RC на выходе элемента DD4.2 появляется лог.
0, которыйпереводит шинный формирователь DD6 в режим передачи информации с входных линийX1, X2, X3 и X4 на четыре младших разряда шины данных.В процессе выполнения цикла записи в порт OUT (port) в разряде PSW4 появляется1. При активном нулевом сигнале TR на выходе элемента DD5.2 появляется лог. 1, котораяпереводит регистр DD7 в режим записи информации с шины данных. Бит D0 с шиныОглавлениеН.А.
Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры46данных поступает на выходную линию Y и сохраняется на ней до следующего циклавывода.Так как в рассматриваемом устройстве используется только один порт ввода и одинпорт вывода, выборка их по адресам не требуется и, поэтому в программе адреса портовмогут быть любыми.Единичный сигнал SR устанавливает микропроцессор в исходное состояние. В этомслучае в счетчик команд записывается 0, т.е. начинается выполнение программы с адреса0000H.ОглавлениеН.А.
Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры47СПИСОК ЛИТЕРАТУРЫ1. «Импульсные устройства». Ерофеев Ю.И. Высшая школа. –М., 1989 г.2. «Импульсные устройства». Фролкин В.Т., Потов Л.Н. Сов. Радио, -М., 1980 г.3. «Аналоговые и цифровые интегральные схемы». Серия РЭА. Под ред. С.В.Якубовского. Сов. Радио. –М., 1979 г.4. Янсен Й. Курс цифровой электроники в 4 томах Москва,изд. «Мир», 19875. Справочники по транзисторам, диодам, резисторам, конденсаторам и др. элементамРЭА.6. Основы проектирования микропроцессорных устройств автоматики. Каган Б.М.,Сташин В.В. М: Энергия 1987 г.7.
Калабеков В.А. Микропроцессоры и их применение в системах передачи иобработки сигналов: Учеб. пособие для вузов М: РиС 1988 г.8. Микропроцессоры и микропроцессорные комплекты интегральных микросхем:Справочник: в 2 т./Н.Н.Аверьянов, А.И.Березенко, Ю.И.Борщенко и др.: под общ.ред. В.А.Шахнова.- М.РиС 1988 г.9. Гусев В.Г., Гусев Ю.М. Электроника и микропроцессорная техника: Учебник длявузов.- 5-е изд., стер.- М.: Высш.
шк., 2008.- 797 с.ОглавлениеН.А. Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
