Глотов А.Н., Жаркова Н.А. Устройства на логических интегральных схемах и микропроцессорах (2013) (1092076), страница 5
Текст из файла (страница 5)
Применятся в АЦП, т.к. ошибки наименьшие.Формирование кода Грея из естественного двоично-десятичного происходи поалгоритму приведенному ниже. Старший разряд соответствует естественному коду, суммастаршего и следующего дают следующий в коде Грея и такдалее до последнегомладшего разряда.1 + 0 + 0 + 100 0 0 0Естественный двоичнодесятичный кодКод Грея0100Восстановление из кода Грея в естественный двоично-десятичный код происходит11по алгоритму10 +0++00111 +0 0+0001010Код ГреяЕстественный двоичнодесятичный кодОглавлениеН.А. Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры325.МИКРОПРОЦЕССОРНЫЕУСТРОЙСТВАОРГАНИЗАЦИЯОДНОКРИСТАЛЬНЫХ 8-РАЗРЯДНЫХ МИКРОПРОЦЕССОРОВ НАПРИМЕРЕ МП К580.5.1.
Общие сведения о МП К580Микросхема КР580ВМ80А представляет собой функционально законченныйоднокристальный параллельный 8 - разрядный микропроцессор архитектуры ФонНеймана, с управляющим устройством, построенным по принципу схемной логики.Модуль изготовлен по n-МОП технологии, содержит около 5 тыс. транзисторов. БИСмикропроцессора реализована на кремниевом кристалле размером около 30 мм2 ,заключенном в корпус с 40 выводами. Длина слова микропроцессора - 8 разрядов.Тактовая частота МП до 2 МГц. Уровни напряжения питания +5, -5, +12 В. Применяется вкачестве центрального процессора в устройствах обработки данных и управления.МП К580 имеет раздельные 16 - разрядный канал адреса и 8-разрядный каналданных.
Канал адреса обеспечивает прямую адресацию внешней памяти с общейемкостью до 64 Кбайт, 256 устройств ввода и 256 устройств вывода.8 -разрядное арифметическо-логическое устройство микропроцессора обеспечиваетвыполнение арифметических и логических операций над двоичными данными,представленными в прямом, дополнительном и двоично - десятичном кодах.Организация МП К580 отмечена следующими основными особенностями:- трехшинной структурой с шинами данных, адреса и управления;- магистральным принципом связей, реализованным в виде связывающей основныеузлы МП двунаправленной шиной данных, имеющей разрядность, равную длине слов,обрабатываемых МП;- наличием регистровой памяти, образованной программно - доступными общими испециализированными регистрами, а также регистрами временного хранения;- наличием средств организации стековой памяти ;- наличием 16 - разрядной шины адреса, обеспечивающей возможность прямойадресации любого байта в памяти емкостью 64 КБайт;-наличиемоперацийнаддвухбайтнымисловами,чтообеспечиваетсяспециальными командами, тандемными передачами;- использованием трех форматов команд и разнообразных способов адресации,ОглавлениеН.А.
Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры33позволивших при коротком 8 – разрядном слове иметь достаточно гибкую системукоманд;возможностью-реализациивекторногомногоуровневогоприоритетногопрерывания путем подключения к МП специальной дополнительной БИС контроллерапрерываний;- возможностью реализации в МП режима прямого доступа к памяти путемподключения специальной дополнительной БИС контроллера прямого доступа;- наличием эффективных средств работы с подпрограммами и обработки запросовпрерываний.Структура однокристального 8 – разрядного микропроцессора КР580ИК80показана на рисунке 5.1.СбросБуферШДВнутренняя шина данныхАТFААЛУМультиплексерWZBCDEHLУС (SP)СК (PC)ИНК/ДЕКРАБуфер ШАPKПервичныйуправляющийавтоматУправляющиесигналыСхе Синхром низацияаГотову ность,пр ожидаа ниевл Управлее ниен ПДПия УправлеМ ниеП прерывас ниеми Управлеси ниее шиноймой ЧтениеЗаписьСбросФ1Ф2ГотовЖду(ОЖ)ЗПДПРПДПЗПРРПРЧТЗПРисунок 5.1МП имеет три шины: 8 - разрядную двунаправленную внутреннюю шину данныхШД, 16 - разрядную шину адреса ША и шину управления ШУ.Внутренняя ШД является магистралью, по которой могут обмениваться даннымиОглавлениеН.А.
Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры34все подключенные к ней блоки и узлы МП. Таким образом, узлы МП, подсоединенные кШД разделяют эту шину во времени.ШУ содержит линии для передачи управляющих сигналов, признаков состоянияМП и периферийных устройств, в том числе линии: синхронизации передачи иидентификации информации, передаваемой по ШД; сигналов, информирующих МП оготовности периферийных устройств; сигнала запроса прерывания от периферийныхустройств; сигнала разрешения прерывания и др.При рассмотрении структуры МП можно выделить следующие части: блок регистров,АЛУ, буферные схемы, управляющее устройство.5.2. Система команд микропроцессора К580Длялучшеговоспользуемсяпониманияособенностейпрограммистскойсистемымоделью,командМПсоответствующейупрощенной структуре МП, показанной на рисунке 5.2.Модель содержит только узлы, наиболее важные для понимания программистомпроцесса работы МП.ОглавлениеН.А.
Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры35Программно - доступныеузлы7───────────────0 регистр│А│ аккумулятор└───────────────┘15──────────────────────────────0 счетчик│СК(SP)│ команд└───────────────────────────────┘┌───────────────────────────────┐ указатель│УС(SP)│ стека└───────────────────────────────┘┌───────────────┬───────────────┐ регистр│H│L│ косвенного└───────────────┴───────────────┘ адреса┌───────────────┐│B│├───────────────┤│C│├───────────────┤ Р О Н ы│D│├───────────────┤│E│└───────────────┘┌─┬─┬─┬─┬─┬─┬─┬─┐ регистрРП(F) │ │ │▒│ │▒│ │▒│ │ признаков└┬┴┬┴─┴┬┴─┴┬┴─┴┬┘│ │││└─CY-перенос│ ││└───── P-паритет│ │└─────────AC-вспомогат.│ │перенос│ └───────────── Z-нуль└─────────────── S-знакПамять┌───────────────┐│││ Постоянная││память││ стандартных ││программ и ││констант│││└\/\/\/\/\/\/\/\┘┌\/\/\/\/\/\/\/\┐│││О З У││││программ и ││││данных│││└\/\/\/\/\/\/\/\┘┌\/\/\/\/\/\/\/\┐│││││С Т Е К│││└\/\/\/\/\/\/\/\┘┌───────────────┐│ПОРТЫ││ ВВОДА - ВЫВОДА│││└───────────────┘Программно - недоступные узлы15──────────────────────────────0│РА│ регистр адреса└───────────────────────────────┘┌────────┐7───────0 7───────0││\\// управляющее устройство│ У У│\А Л У/и АЛУ││\/└────────┘7──────────07───────────────0│T│ регистры├───────────────┤ временного│W│ хранения├───────────────┤ данных│Z│└───────────────┘Рисунок 5.2.В системе команд МП имеются однобайтные, двухбайтные и трехбайтныекоманды.
Формат команды и тип адресации задаются в команде неявно кодом операции.Адрес команды определяется адресом ее первого байта.ОглавлениеН.А. Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры36возможные поля┌───┬─────┬─────┐│7 6│53│20│└─┬─┴──┬──┴──┬──┘││└─ регистр - источник│└─────── регистр - приемник└──────────── код операцииоднобайтная команда┌──1-й байт─────┬───2-й байт────┐│ код операции │непоср.операнд │└───────────────┴─или порт в/в──┘двухбайтная команда┌──1-й байт──┬────2-й байт─────┬────3-й байт─────┐ трехбайтная│код операции│младший полуадрес│старший полуадрес│ команда└────────────┴─────────────────┴─────────────────┘Варианты однобайтных команд┌───┬─────┬─────┐│▒▒▒│D D D│S S S│└───┴─────┴─────┘┌───┬─────┬─────┐│▒▒▒│D D D│▒▒▒▒▒│└───┴─────┴─────┘┌─────────┬─────┐│▒▒▒▒▒▒▒▒▒│S S S│└─────────┴─────┘┌───┬───┬───────┐│▒▒▒│R P│▒▒▒▒▒▒▒│└───┴───┴───────┘┌───────────────┐│▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒│└───────────────┘┌───┬─────┬─────┐│▒▒▒│C N D│▒▒▒▒▒│└───┴─────┴─────┘┌───┬─────┬─────┐│▒▒▒│N U M│▒▒▒▒▒│└───┴─────┴─────┘▒- поле кода операцииDDD - трехбайтный номер регистра - приемникаSSS - трехбайтный номер регистра - источникаRP - двухразрядный указатель, адресующийпару регистровCND - трехразрядный указатель условия передачиуправленияNUM - трехразрядный код, определяющий адресвектора прерыванияВарианты двухбайтных команд┌───┬─────┬─────┬───────────────┐│▒▒▒│D D D│▒▒▒▒▒│непоср.
Операнд │└───┴─────┴─────┴───────────────┘┌───────────────┬───────────────┐│▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒│непоср. Операнд │└───────────────┴─или порт в/в──┘Варианты трехбайтных команд┌───┬───┬───────┬─────────────────┬─────────────────┐│▒▒▒│R P│▒▒▒▒▒▒▒│младший полуадрес│старший полуадрес│└───┴───┴───────┴─────────────────┴─────────────────┘┌───────────────┬─────────────────┬─────────────────┐│▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒│младший полуадрес│старший полуадрес│└───────────────┴─────────────────┴─────────────────┘┌───┬─────┬─────┬─────────────────┬─────────────────┐│▒▒▒│C N D│▒▒▒▒▒│младший полуадрес│старший полуадрес│└───┴─────┴─────┴─────────────────┴─────────────────┘ОглавлениеН.А.
Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры375.3. Группы команд МП580Систему команд принято разделять на группы команд в соответствии с ихфункциональным назначением. По этому признаку выделяют пять групп:1)пересылки информации;2)арифметических операций;3)логических операций;4)ветвления;5)управления.1) Группа команд пересылки.Группукомандпересылкиинформацииобразуюткомандыорганизациидвустороннего обмена между внешней памятью и блоком РОН или между различнымирегистрами блока РОН.
Признаки состояния МП не изменяются в процессе выполненияэтих команд.MOV R1, R2 (mov register) - передать из регистра в регистр┌───┬─────┬─────┐│0 1│D D D│S S S│R1 <- R2└───┴─────┴─────┘Содержимое регистра R2 копируется в регистр R1. При этом старое содержимое R1уничтожается, а содержимое R2 не меняется.LDAX RP (load A indirect) - загрузить А с косвенной адресацией┌───┬───┬───────┐│0 0│R P│1 0 1 0│A <─ (RP)└───┴───┴───────┘Содержимое ячейки памяти, адрес которой содержится в паре адресуемых командойрегистров, загружается в Аккумулятор.STAX RP (Store A indirect)┌───┬───┬───────┐│0 0│R P│0 0 1 0│(RP) <─ A└───┴───┴───────┘Содержимое Аккумулятора загружается в ячейку памяти, адрес которой содержится вуказанной паре регистров.PUSH RP - загрузить в стек┌───┬───┬───────┐│1 1│R P│0 1 0 1│(SP) <- RP;└───┴───┴───────┘SP <- SP-2Содержимое пары регистров загружается в стек.
При этом значение указателя стекауменьшается на 2.ОглавлениеН.А. Жаркова, А.Н. Глотов Логические интегральные схемы и микропроцессоры382) Группа команд арифметических операцийГруппа команд арифметических операций выполняет такие операции,каксуммирование ADD, вычитание SUBtract, добавление единицы - INCrement иливычитание единицы - DECrement. Эта группа команд адресует только один из операндов,второй операнд всегда находится в аккумуляторе.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
