Ответы к ГосЭкзамену 220402 (Информатика) (1088974), страница 20
Текст из файла (страница 20)
При этом решение получается очень компактным и отпадает необходимость в разработке новой платы.68НедостаткиНизкоскоростная шина ISA — морально устарела.Горячей замены плат не может быть в принципе, так как разобрать собранный «сэндвич» из платнепросто.ДостоинстваПолная совместимость с персональными компьютерамиМожно использовать в качестве мезонинной платыШина ISA очень хорошо изучена, много специалистовБольшая скорость обычно не требуется, при необходимости можно использовать PC/104+Большая ударопрочностьПоследовательные интерфейсы микропроцессорных систем. Основы функционирования, сравнительныехарактеристики.Любой микроконтроллер предназначен для выполнения полезных функций по управлению или контролюфизическими параметрами конкретных объектов управления.
Функции управления или контроля сводятся кобработке и последующему использованию цифровой двоичной информации, поступающей от объектовуправления по линиям связи от различных устройств сопряжения МК с объектом. В качестве таких устройств могут быть датчики различных аналоговых физических параметров и связанные с ними нормирующие преобразователи электрических сигналов, аналого-цифровые преобразователи, датчики цифровой информации и др. Со стороны вывода информации МК взаимодействует с цифровыми индикаторами, исполнительными механизмами, дисплеями, цифропечатающими устройствами и другими средствами запоминания, хранения и использования результатов обработки информации.Соединение всего многообразия внешних устройств с шинами микроконтроллера осуществляется с помощью интерфейсов, которые следует понимать как унифицированное средство объединения различных устройств в единую систему.
Любой интерфейс должен обеспечить решение следующих двух задач.Во-первых, интерфейс в своей аппаратной части должен обеспечить электрическое соединение различныхвнешних устройств с различными электрическими и конструктивными параметрами, с единой системой шинконкретного микроконтроллера. При этом должны быть учтены такие параметры, как количество линийсвязи, уровни и мощности электрических сигналов, длина и помехозащищенность линий связи.Во-вторых, интерфейс должен обеспечить гибкое программное управление всеми подключенными внешними устройствами. В этой части интерфейс должен обеспечить не только работоспособность ВУ, но и согласование по быстродействию различных ВУ и центрального МП. Таким образом, под интерфейсом следуетпонимать унифицированное программно-аппаратное устройство, предназначенное для организации обменаинформацией между микропроцессором и внешними устройствами, объединенными в единую систему.По своему назначению интерфейсы бывают внутренними и внешними.
Внутренний интерфейс объединяетБИС микропроцессора, модули памяти и средства управления вводом-выводом. Внешний интерфейс обеспечивает сопряжение информационных шин МК с внешними устройствами.В практике создания микропроцессорных систем управления используются два типа системного интерфейса: интерфейс с изолированными шинами и интерфейс с совмещенными шинами.Интерфейс с изолированными (адресными) шинами.Отличительной особенностью этого интерфейса является раздельная адресация памяти и внешних устройств.
Так, при адресации памяти в системах, построенных на базе МП КР580 (рис. 4.1), используются вся16-разрядная шина адреса и управляющие сигналы ЧТ.ЗУ и ЗП.ЗУ, формируемые системным контроллеромСК. При этом для обмена данными между МП и памятью используется значительное количество командмикропроцессора.69Для адресации же внешних устройств используются только 8 разрядов шины адреса и сигналы управленияЧТ.ВУ и ЗП.ВУ. Для обмена данными между МП и ВУ используются только две специальные команды INADR - ввод данных и OUT ADR - вывод данных, реализующие обмен данными только через аккумуляторМП. Такая процедура обмена снижает общую производительность системы, так как для обмена даннымимежду ВУ и памятью потребуется дополнительно использовать несколько команд, обеспечивающих сохранность содержимого аккумулятора до начала обмена с ВУ и восстановление ее после обмена.Рис. 4.1Единственное достоинство интерфейса с раздельными шинами является использование всей шины адресадля адресации памяти, что позволяет построить модуль памяти максимального объема.
Напомним, что 16разрядная шина адреса позволяет адресовать 64 К ячеек памяти.Интерфейс с совмещенными адресными шинами.Интерфейс этого типа позволяет использовать всю шину адреса как для адресации памяти, так и для адресации внешних устройств. Для краткости его называют интерфейсом с общей шиной. Очевидным достоинством интерфейса с общей шиной является возможность использования при обмене данными между ВУ и МПвсех команд, используемых для обмена с памятью. Возможна и модификация интерфейса с общей шиной,когда один разряд шины адреса (например, старший разряд А15) используется для разделения обращения кпамяти или к ВУ (рис. 4.2).
Формирование управляющих сигналов для обращения к ВУ возможно с использованием сигналов ПМ и ВД микропроцессора и разряда А15 шины адресаРис. 4.2Главным достоинством интерфейса с общей шиной является возможность расширения набора команд дляобращения к ВУ, что позволяет повысить производительность систем за счет сокращения требуемых дляобмена команд программы. Нетрудно заметить,, что интерфейс с общей шиной позволяет увеличить количество адресуемых ВУ, но сокращает объем прямоадресуемой памяти.
Однако этот недостаток интерфейсаможно преодолеть за счет некоторого усложнения дешифрирующих схем и организации, например, страничной адресации, часто используемой в макро- и Микро-ЭВМ.Структура интерфейса МК.Несмотря на функциональное различие, внутренние интерфейсы используют один и тот же прием выбораадресуемого устройства - декодирование адресного кода. На рис.
4.3 изображена совмещенная функциональная схема внутреннего (для обращения к памяти) и внешнего (для обращения к ВУ) интерфейсов. В70обоих случаях дешифратор используется для одинаковой цели - декодировать адресный код на его входе и спомощью активного уровня выходного сигнала обеспечить выбор адресуемого устройства. Различие схемдешифрации определяется разрядностью шины адреса, принципиальной схемой дешифратора и, конечно,адресом устройства.Объем блока памяти определяется разрядностью его микросхем.
Так, если для адресации ячеек памяти требуется К разрядов, то 16-К разрядов 16-разрядной шины адреса могут быть использованы для адресацииразличных блоков памяти системы. Чаще всего для этой цели используются старшие разряды шины адреса.Выходные сигналы дешифратора подаются на вывод ВК (выбор кристалла) микросхемы памяти.Структура внешнего интерфейса имеет некоторые отличия. Кроме дешифратора ДШ, интерфейс содержитбуферные регистры БР для временного хранения данных. Буферные регистры служат в качестве «ворот»,через которые осуществляется обмен данными между МП и ВУ, часто называются портами ввода-вывода.Для организации порта вывода необходим управляющий сигнал, определяющий номер (или адрес) порта, атакже системный управляющий сигнал, определяющий направление передачи информации.
Как показано нарис. 4.3, на вход буферных регистров поступает управляющий сигнал ЧТ.ВУ, что определяет порт 1 и порт 2как порты ввода. Напротив, порт 3 и порт 4 являются портами вывода, так как на входе их буферных регистров БРЗ и БР4 подключён управляющий сигнал ЗП.ЗУ. Разрядность буферных регистров может быть согласована с разрядностью шины данных, но может и отличаться от нее. В последнем случае при вводе данных вМП через шину данных программными средствами необходимо очистить неиспользованные разряды.Рис. 4.3Если разрядность выходного кода ВУ больше разрядности шины данных, то для формирования слова данных, поступающего из ВУ, также необходимо использовать несколько дополнительных команд. 1Заметим, что наряду с главной функцией буферного регистра - временное хранение данных - он одновременно используется и как усилитель мощности, что упрощает согласование шины данных микроконтроллерс низкоомным выходом внешнего устройства.
В некоторых случаях порты ввода-вывода могут не содержатьбуферных регистров. Тогда они строятся на основе шинных формирователей, и это необходимо учитыватьпри разработке программного обеспечения системы.Алгоритм функционирования интерфейса сводится к следующему. При выполнении команды обращения кВУ на шине адреса МП выставляет адрес ВУ. Дешифратор дешифрирует адресный код, и соответствующимсигналом с выхода ДШ подготавливаются цепи"; приема данных.
В следующем такте команды данные передаются из МП в адресуемый буферный регистр и управляющим сигналом ЗП.ВУ записываются в выбранный БР, после чего они становятся доступны ВУ.71Взаимосвязь микропроцессора и ВУ упрощается благодаря использованию специальных интерфейсныхБИС-адаптеров, обеспечивающих различные способы обмена данными.Последовательный интерфейсВсе разновидности рассмотренных интерфейсов относятся к классу параллельных интерфейсов, когда обменданными между микропроцессором и ВУ осуществляется параллельным кодом, который характеризуетсятем, что все его разряды передаются одновременно.
Например, при обмене 8-разрядным параллельным кодом одновременно по восьми линиям связи передаются все восемь разрядов цифрового кода. Если представить, что источник цифрового кода находится от контроллера технологического процесса на значительномрасстоянии, то для передачи сообщения потребуется значительное количество линий связи. При значительных расстояниях стоимость линий связи и устройств согласования существенно сказывается на стоимостисистемы в целом.Последовательный интерфейс позволяет сократить затраты, так как для передачи данных используется одналиния связи, по которой каждый бит цифрового кода пересылается последовательно.. Для преобразованияпараллельного цифрового кода в последовательный используются специальные схемы, построенные на базесдвиговых регистров, тактируемых импульсными последовательностями определенной частоты.
Каждымтактовым импульсом параллельный цифровой код сдвигается на одну позицию, которая поступает на линиюсвязи. Таким образом, параллельный цифровой код превращается в последовательность импульсов стандартных уровней. Помимо полезной информации последовательная „посылка дополняется служебной информацией, позволяющей определить начало и конец передаваемых данных.Скорость обмена через последовательный интерфейс измеряется в битах в секунду или в бодах и может изменяться от нескольких десятков до нескольких тысяч бит/с. Обмен данными с ВУ через последовательныйинтерфейс может осуществляться в синхронном и асинхронном режимах.
Отличие этих двух режимов заключается в количестве служебной информации, сопровождающей каждую последовательную посылкуданных. Формат последовательной посылки данных изображен на рис. 4.4.В синхронном режиме (рис. 4.4, а) перед началом передачи данных передается один или два синхросимвола,после чего без перерыва передается последовательность данных фиксированной разрядности (обычно 5 или8 бит).Рис. 4.4В асинхронном режиме (рис. 4.4,б) перед началом передачи каждого слова данных передается стартовыйбит, после которого передаются 5 или 8 бит слова данных.
В конце слова данных передаются 1 разряд четности и 1 или 2 разряда останова, устанавливаемых в уровень лог. «1». Такая служебная информация сопровождает каждое слово данных, поэтому скорость передачи данных через последовательный интерфейс васинхронном режиме существенно ниже, чем в синхронном режиме.Интерфейс для последовательного обмена данными обычно реализуется на базе специализированных БИС.Например, БИС КР580ВВ51 - универсальный программируемый приемопередатчик УСАПП - выполняет всенеобходимые процедуры преобразования параллельного кода в последовательный в режиме передатчика ипреобразование последовательного кода в параллельный в режиме приемника.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
